一种基于PCI-E的隔离加密卡制造技术

本实用新型专利技术涉及一种基于PCI

【技术实现步骤摘要】
一种基于PCI
‑
E的隔离加密卡


[0001]本技术涉及隔离加密卡
，具体涉及一种基于PCI
‑
E接口的隔离加密卡。

技术介绍

[0002]传统PCI
‑
E加密卡包含的加密模块，在设计中如果需要支持多种高性能加密算法的情况下，要么需要多个不同的高性能密码算法芯片以及控制芯片的方案，但是多个加密算法芯片以及一个主控芯片的设计方案不但令加密卡面积庞大，芯片间数据信号容易被探测，造成数据泄露，且多个加密芯片及主控芯片总的成本也很高；要么需要一个支持多种密码算法且每个算法性能都非常高的SoC加密芯片的架构方案，该方案依赖于高性能的SoC加密芯片，目前国内性能较高的SoC密码芯片非常少，这种架构没有通用性。
[0003]如授权公告号CN204390237U的技术专利公开的一种基于PCI
‑
E总线技术的加解密卡，包括FPGA处理芯片和一片以上的并行专用的加解密算法芯片。
[0004]授权公告号CN206712810U的技术专利公开了一种基于PCI
‑
E总线的高速密码卡，主控模块主要基于Xilinx FPGA进行，加密模块采用专用的算法芯片，支持的四种算法至少用了三种算法芯片，这样的设计方案，所需的算法芯片占用了加密卡较大面积，而且成本也不菲。

技术实现思路

[0005]本技术的目的是提供一种基于PCI
‑
E的隔离加密卡，解决现有加密隔离卡面积大、成本高的技术问题。
[0006]为实现上述目的，本技术采用如下技术方案：
[0007]基于PCI
‑
E的隔离加密卡，包括SoC加密芯片、FPGA芯片、算法芯片、SRAM芯片、PCI
‑
E接口，FPGA芯片与SoC加密芯片连接，算法芯片与FPGA芯片连接，PCI
‑
E接口及SRAM芯片与SoC加密芯片连接。
[0008]进一步地，所述SoC加密芯片连接有USB3.0接口。
[0009]进一步地，所述SoC加密芯片连接有物理噪声源芯片。
[0010]进一步地，所述SoC加密芯片还连接有按键销毁接口、开盖销毁接口。
[0011]进一步地，所述SoC加密芯片还连接有USB Key接口，用于连接USB Key进行身份认证。
[0012]进一步地，所述FPGA芯片与SoC加密芯片通过GMII接口连接，用于对加解密的数据进行传输。
[0013]进一步地，所述SoC加密芯片选用HX6808芯片，FPGA芯片选用PGL25G。
[0014]进一步地，所述算法芯片商密型号为HSMD1。
[0015]进一步地，所述算法芯片与FPGA芯片通过32位总线接口相连接，用于对传输的数据进行加解密运算。
[0016]进一步地，所述SRAM芯片通过I2C接口与SoC加密芯片相连接，用来存储隔离加密卡的关键密钥信息。
[0017]本技术的有益效果：
[0018]本技术的基于PCI
‑
E的隔离加密卡，采用一个通用的SoC加密芯片，配合一个专用的密码算法芯片的架构。SoC加密芯片集成了PCI
‑
E高速接口和密码安全处理器，单个的SoC加密芯片支持SM3杂凑算法，SM4、AES、ZUC等多种对称算法，以及支持SM2非对称算法，又采用高性能加密算法芯片配合低性能的FPGA芯片，提升了加密卡的SM1对称算法性能。减少对高性能、带有PCI
‑
E接口FPGA芯片的依赖性，所需芯片可国产化，降低了成本。与传统PCI
‑
E加密卡比较，减少了专用密码芯片使用数量，解决了设置多个算法芯片导致的芯片面积大的问题。
[0019]进一步地，通过设置USB3.0数据接口，进行数据的物理隔离，实现网口数据到非网口数据转换传输。相比较传统的物理安全隔离卡，通过USB3.0接口比传统的IDE接口作为物理传输通道速度更快。
附图说明
[0020]图1是本技术基于PCI
‑
E和USB3.0接口的隔离加密卡的架构图；
[0021]图2是SoC加密芯片的GMII接口信号图；
[0022]图3是PCI
‑
E接口金手指连接图；
[0023]图4是USB Key接口连接图；
[0024]图5是USB3.0接口连接图。
具体实施方式
[0025]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本技术保护的范围。
[0026]本技术的实施例：
[0027]如图1所示，基于PCI
‑
E的隔离加密卡，包括SoC加密芯片、FPGA芯片、算法芯片、SRAM芯片、PCI
‑
E接口，FPGA芯片与SoC加密芯片连接，算法芯片与FPGA芯片连接，PCI
‑
E接口及SRAM芯片与SoC加密芯片连接。
[0028]SoC加密芯片连接有USB3.0接口、物理噪声源芯片、按键销毁接口、开盖销毁接口、USB Key接口。
[0029]SoC加密芯片通过USB3.0接口，用于网口数据到非网口数据的点对点通信，进行数据的物理隔离。这也是本技术的另一主要创新点，不仅具有加密功能，还增设了隔离接口。
[0030]FPGA芯片与SoC加密芯片通过GMII接口连接，用于对加解密的数据进行传输，支持双工通信，最高速率可达1Gbps。SoC加密芯片选用自研的HX6808芯片，支持SM2、SM3、SM4、ZUC等国密算法，支持AES、DES等国际算法。FPGA芯片选用PGL25G，选择性能不是很高的芯片，一般国产的能满足需求，从而降低成本。SoC加密芯片具有算法可重构能力，除了支持通
用的算法外，可以通过编码进行硬件重构，所以可依据要求定制算法。SoC加密芯片具有自身安全防护能力，可在完成开发后，封闭JTAG调试接口，防止探测芯片内部数据。具有电压、频率及环境温度检测及响应能力，可设定频率、电压及温度的阈值，超过阈值后自动关闭相关功能，销毁关键信息，防止通过加密卡异常方式进行窥探。
[0031]算法芯片与FPGA芯片通过32位总线接口相连接，用于对传输的数据进行加解密运算，提升加密卡SM1对称算法性能。算法芯片商密型号为HSMD1，支持高性能的SM1对称算法。
[0032]SoC加密芯片通过设置USB Key接口，用于连接USB Key进行身份认证。
[0033]SRAM芯片也即存储器，通过I2C接口与SoC加密芯片相连接，用来存储隔离加密卡的关键密钥信息，掉电或开盖信息丢失。SRAM芯片还与电池连接。
[0034本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于PCI
‑
E的隔离加密卡，其特征在于：包括SoC加密芯片、FPGA芯片、算法芯片、SRAM芯片、PCI
‑
E接口，FPGA芯片与SoC加密芯片连接，算法芯片与FPGA芯片连接，PCI
‑
E接口及SRAM芯片与SoC加密芯片连接。2.根据权利要求1所述的基于PCI
‑
E的隔离加密卡，其特征在于：所述SoC加密芯片连接有USB3.0接口。3.根据权利要求1所述的基于PCI
‑
E的隔离加密卡，其特征在于：所述SoC加密芯片连接有物理噪声源芯片。4.根据权利要求1所述的基于PCI
‑
E的隔离加密卡，其特征在于：所述SoC加密芯片还连接有按键销毁接口、开盖销毁接口。5.根据权利要求1所述的基于PCI
‑
E的隔离加密卡，其特征在于：所述SoC加密芯片还连接有USB Key接口，用...

【专利技术属性】
技术研发人员：刘建峰，张恒，张克，靳佳男，
申请(专利权)人：郑州信大华芯信息科技有限公司，
类型：新型
国别省市：