一种半导体器件及制造方法技术

本发明专利技术的公开涉及一种半导体器件和制造方法，该器件包括至少三个区域，其中每个区域包括掺杂有第一类型电荷载流子的第一类型层和掺杂有第二类型电荷载流子的第二类型层，其中第一类型层和第二类型层沿着每个区域横向地定位，其中第一类型层和第二类型层具有相反的极性，其中一区域的第一类型层基本上横跨相邻区域的第二类型层定位，并且一区域的第二类型层基本上横跨相邻区域的第一类型层定位，并且其中每个区域包括掺杂有第二类型电荷载流子的第二类型阱，其中第二类型阱围绕至少第一类型层定位。类型层定位。类型层定位。

【技术实现步骤摘要】
一种半导体器件及制造方法


[0001]本专利技术涉及一种形成半导体器件的方法。本专利技术还涉及一种半导体器件的制造方法。

技术介绍

[0002]图1a和图1b中示出了已知的半导体器件。
[0003]图1a中所示的半导体器件100是由附图标记140表示的顶视图和由附图标记142表示的侧视图示出的。半导体器件包括三个区域，第一区域130、第二区域132和第三区域134。这三个区域130、132和134在水平方向上彼此相邻地定位，如图1a所示。
[0004]半导体器件包括设置有这三个区域130、132和134的P
‑
区108。
[0005]第一区域130包括第一N+层110、第一P+层112和围绕第一P+层112且部分地围绕第一N+层110的第一N
‑
阱114。第一N+层110和第一P+层112具有相同的长度并且彼此平行地定位。
[0006]第二区域132包括第二N+层160、第二P+层162和围绕第二N+层160且部分地围绕第二P+层162的第二P
‑
阱116。第二N+层160和第二P+层162具有相同的长度并且彼此平行地定位。
[0007]第三区域134包括第三N+层164、第三P+层166和围绕第三P+层166且部分地围绕第三N+层164的第三N
‑
阱168。第三N+层164和第三P+层166具有相同的长度并且彼此平行地定位。
[0008]半导体器件进一步包括三个引脚，连接到第一区域130的第一引脚118、连接到第二区域132的第二引脚120和连接到第三区域134的第三引脚122。
[0009]N+层和P+层在图1a所示的三个区域中的这种定位确保了电流仅从P+层流向最近的N+层，即，在图1a中从左到右，如第一箭头136所示。在另一个方向上，存在正向偏置的二极管，并且电流在相同的方向上流动，但是在不同的位置，如第二箭头138所示。
[0010]被称为可控硅整流器(SCR)的这种半导体器件是单侧的。电流可以在由第一箭头136指示的方向上流动，或者在由第二箭头138指示的方向上流动。电流将总是在区域的一侧而不是两侧流动。
[0011]图1b中示出了本领域也已知的另一种半导体器件180。它是图1a所示的半导体器件100的一种变型。与图1a所示的半导体器件100的不同之处在于，图1b所示的半导体器件180包括设置有三个区域的N
‑
区152。此外，第一区域和第三区域包括N
‑
阱而不是P
‑
阱。图1b中所示的半导体器件180包括围绕三个区域的掺杂极性隔离物150。
[0012]半导体器件180也是单侧的。用箭头154来指示在一个方向上的电流。
[0013]然而，所谓的系统级ESD保护器件需要具有低电容。如现有技术中的掺杂层的布置允许减小器件的电容。SCR由一系列的四层形成，其中第一层和第三层掺杂有第一类型电荷载流子(例如，P型载流子)，并且第二层和第四层掺杂有不同于第一类型电荷载流子的第二类型电荷载流子，例如，N型载流子。通常，已知的SCR被布置成所谓的指状结构。

技术实现思路

[0014]各种示例性实施例针对如上所述的缺点和/或从以下公开内容可以变得明显的其它缺点。
[0015]根据本专利技术的公开的实例，提出了一种半导体器件，其中该器件包括至少三个区域，其中每个区域包括掺杂有第一类型电荷载流子的第一类型层和掺杂有第二类型电荷载流子的第二类型层，其中第一类型层和第二类型层沿着每个区域横向地定位，其中第一类型层和第二类型层具有相反的极性。
[0016]特别地，一区域的第一类型层基本上横跨相邻区域的第二类型层定位，并且一区域的第二类型层基本上横跨相邻区域的第一类型层定位，并且其中每个区域包括掺杂有第二类型电荷载流子的第二类型阱，其中第二类型阱围绕至少第一类型层定位。
[0017]多个所谓的指状部(finger)/区域的交替定向(其中每个指状部/区域被分段成第一类型层和第二类型层)导致段用作双侧(two
‑
sided)SCR。因此，获得具有较低电容的双向SCR。
[0018]相应地，并且取决于所使用的第一类型电荷载流子和第二类型电荷载流子的极性，电流将在被分段成第一类型层和第二类型层的区域内流动，导致段用作双侧SCR。因此，获得具有较低电容的双向SCR。
[0019]取决于所使用的第一类型电荷载流子和第二类型电荷载流子的极性，电流将在所形成的第一段(第一层)或第二段(第二层)中流动。特别地，电流直接从区域的第一类型层/第二类型层流向相邻区域的相邻第二类型层/第一类型层。该路径越短，则电阻将越低。
[0020]在另外的实例中，在每个区域中，第二类型阱是连续的，并且因此也围绕第二类型层定位。
[0021]应注意，对于半导体器件，第一类型电荷载流子可以是P型载流子，而第二类型电荷载流子可以是N型载流子。然而，第一类型电荷载流子是N型载流子且第二类型电荷载流子是P型载流子的相反组态同样可应用于实现期望的效果。
[0022]在改进的实例中，半导体器件进一步包括第一引脚和第二引脚，其中区域分别交替地连接到第一引脚和第二引脚。
[0023]在根据本专利技术的公开的半导体器件的有利实例中，第一类型层的长度和第二类型层的长度具有大约相同的尺寸。
[0024]优选地，每个区域包括N层，其中N是大于二(2)的自然数，该N层交替地为第一类型层和第二类型层。本专利技术的公开不限于三个区域。区域(指状部)的数量可以是四、五、六、七、八或任何其它数量，并且优选地是奇数。同样，段(第一类型层和第二类型层)的数量可以是任何数量N，但是优选地是偶数，因此相等数量的第一类型层和第二类型层交替地沿着每个区域在横向方向上定向。
[0025]作为替代方案，半导体器件包括掺杂有第一类型电荷载流子的第一类型衬底和掺杂有第一类型电荷载流子的第一类型掩埋层，其中，在优选的实例中，第一类型掩埋层的掺杂高于第一类型衬底的掺杂。
[0026]在另外的有利实例中，半导体器件包括在所有区域之间的掺杂有第一类型电荷载流子的第一类型深阱。当第一类型衬底的掺杂水平如此之小时，这些附加深阱是有利的，因为在没有深阱的情况下将在相邻区域中的第二类型掺杂之间发生穿通效应(punch
‑
through effect)。利用附加的第一类型深阱，衬底的掺杂水平可以降低到非常低的水平。这减小了第二类型阱/衬底结(well/substrate junction)和第二类型触点扩散/衬底结(contact diffusion/substrate junction)的电容。这允许减小整个器件结构的总电容。
[0027]优选地，第一类型深阱的深度大于第二类型阱的深度。
[0028]有利地，第一类型掩埋层与第一类型深阱电连接。
[0029]在根据本专利技术的公开的半导体器件的另外的实例中，器件包括设置在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：
‑
至少三个区域，
‑
其中每个区域包括掺杂有第一类型电荷载流子的第一类型层和掺杂有第二类型电荷载流子的第二类型层，其中所述第一类型层和所述第二类型层沿着每个区域横向地定位，其中所述第一类型层和所述第二类型层具有相反的极性，
‑
其中一区域的所述第一类型层基本上横跨相邻区域的所述第二类型层定位，并且一区域的所述第二类型层基本上横跨相邻区域的所述第一类型层定位，并且其中
‑
每个区域包括掺杂有所述第二类型电荷载流子的第二类型阱，其中所述第二类型阱围绕至少所述第一类型层定位。2.根据权利要求1所述的半导体器件，其中，在每个区域中，所述第二类型阱也围绕所述第二类型层定位。3.根据权利要求1或2所述的半导体器件，其中，所述第一类型电荷载流子是N型载流子并且所述第二类型电荷载流子是P型载流子，或者其中所述第一类型电荷载流子是P型载流子并且所述第二类型电荷载流子是N型载流子。4.根据前述权利要求中任一项所述的半导体器件，进一步包括第一引脚和第二引脚，其中所述区域分别交替地连接到所述第一引脚和所述第二引脚。5.根据前述权利要求中任一项所述的半导体器件，其中，所述第一类型层的长度和所述第二类型层的长度具有大约相同的尺寸。6.根据前述权利要求中任一项所述的半导体器件...

【专利技术属性】
技术研发人员：斯特芬，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：