一种环栅晶体管及其制造方法技术

本发明专利技术公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，以使得环栅晶体管具有非对称的开关电流，满足相应应用场景的工作要求。所述环栅晶体管包括：第一有源区、第二有源区、沟道和栅堆叠结构。沟道位于第一有源区和第二有源区之间、且分别与第一有源区和第二有源区接触。栅堆叠结构环绕在沟道的外周。其中，沟道包括至少一个第一纳米结构。沿第一有源区至第二有源区的方向，每个第一纳米结构被栅堆叠结构覆盖的部分均具有第一区域和第二区域。同一第一纳米结构中，第一区域的宽度和厚度分别小于第二区域的宽度和厚度。厚度分别小于第二区域的宽度和厚度。厚度分别小于第二区域的宽度和厚度。

【技术实现步骤摘要】
一种环栅晶体管及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种环栅晶体管及其制造方法。

技术介绍

[0002]环栅晶体管相对于平面晶体管和鳍式场效应晶体管具有较高的栅控能力等优势，可以提高包括该环栅晶体管的半导体器件的工作性能。
[0003]但是，在一些特殊的应用场景中，需要环栅晶体管具有非对称的开关电流(例如：磁性随机存储器包括的访问晶体管)。而采用常规环栅晶体管的制造工艺形成的现有的环栅晶体管通常具有对称性的开关电流，难以满足上述应用要求。

技术实现思路

[0004]本专利技术的目的在于提供一种环栅晶体管及其制造方法，以使得环栅晶体管具有非对称的开关电流，满足相应应用场景的工作要求。
[0005]为了实现上述目的，本专利技术提供了一种环栅晶体管，该环栅晶体管包括：第一有源区、第二有源区、沟道和栅堆叠结构。沟道位于第一有源区和第二有源区之间、且分别与第一有源区和第二有源区接触。栅堆叠结构环绕在沟道的外周。其中，沟道包括至少一个第一纳米结构。沿第一有源区至第二有源区的方向，每个第一纳米结构被栅堆叠结构覆盖的部分均具有第一区域和第二区域。同一第一纳米结构中，第一区域的宽度和厚度分别小于第二区域的宽度和厚度。
[0006]与现有技术相比，本专利技术提供的环栅晶体管中，位于第一有源区和第二有源区之间的沟道，其包括至少一个第一纳米结构。沿第一有源区至第二有源区的方向，每个第一纳米结构被栅堆叠结构覆盖的部分均具有第一区域和第二区域。同一第一纳米结构中，第一区域的宽度和厚度分别小于第二区域的宽度和厚度。此时，同一第一纳米结构中，第一区域的横截面积小于第二区域的横截面积。基于此，因电阻与横截面积成反比，故每个第一纳米结构位于第一区域的部分的电阻大于自身位于第二区域的部分的电阻。并且，当第一区域的横截面积小于第二区域的横截面积时，栅堆叠结构对每个第一纳米结构位于第一区域的部分的控制能力大于其对每个第一纳米结构位于第二区域的部分的控制能力。在此情况下，在每个第一纳米结构位于第一区域和第二区域的电阻不同、且栅堆叠结构对每个第一纳米结构位于第一区域和第二区域的控制能力不同的情况下，环栅晶体管在导通后具有非对称的开关电流，以满足相应应用场景的工作要求。
[0007]本专利技术还提供了一种环栅晶体管的制造方法，该环栅晶体管的制造方法包括：
[0008]提供一半导体基底。
[0009]在半导体基底上形成第一有源区、第二有源区和沟道。沟道位于第一有源区和第二有源区之间、且分别与第一有源区和第二有源区接触。
[0010]形成环绕在沟道外周的栅堆叠结构。其中，沟道包括至少一个第一纳米结构。沿第一有源区至第二有源区的方向，每个第一纳米结构被栅堆叠结构覆盖的部分均具有第一区
域和第二区域。同一第一纳米结构中，第一区域的宽度和厚度分别小于第二区域的宽度和厚度。
[0011]与现有技术相比，本专利技术提供的环栅晶体管的制造方法的有益效果可以参考前文所述的环栅晶体管的有益效果分析，此处不再赘述。
附图说明
[0012]此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0013]图1为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图一；
[0014]图2为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图二；
[0015]图3为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图三；
[0016]图4为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图四；
[0017]图5为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图五；
[0018]图6为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图六；
[0019]图7为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图七；
[0020]图8中的(1)、(2)和(3)部分分别为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图八、九和十；
[0021]图9为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十一；
[0022]图10为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十二；
[0023]图11为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十三；
[0024]图12为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十四；
[0025]图13中的(1)、(2)和(3)部分分别为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十五、十六和十七；
[0026]图14为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十八；
[0027]图15为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图十九；
[0028]图16中的(1)和(2)部分分别为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图二十和二十一；
[0029]图17为本专利技术实施例提供的环栅晶体管在制造过程中的结构示意图二十二；
[0030]图18为本专利技术实施例提供的环栅晶体管的制造方法流程图。
[0031]附图标记：11为半导体基底，12为浅槽隔离结构，13为鳍状结构，131为叠层，1311为牺牲层，1312为半导体层，14为源漏形成区，15为沟道形成区，16为牺牲栅，17为栅极侧墙，18为第一有源区，19为第二有源区，20为介电层，21为沟道预形成结构，211为第一沟道部，2111为第一纳米结构，212为第二纳米结构，22为掩膜层，23为第一区域，24为第二区域，25为氧化层，26为沟道，27为栅堆叠结构。
具体实施方式
[0032]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0035]此外，术语“第一”、“第二”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环栅晶体管，其特征在于，包括：第一有源区、第二有源区、沟道和栅堆叠结构；所述沟道位于所述第一有源区和所述第二有源区之间、且分别与所述第一有源区和所述第二有源区接触；所述栅堆叠结构环绕在所述沟道的外周；其中，所述沟道包括至少一个第一纳米结构；沿所述第一有源区至所述第二有源区的方向，每个所述第一纳米结构被所述栅堆叠结构覆盖的部分均具有第一区域和第二区域；同一所述第一纳米结构中，所述第一区域的宽度和厚度分别小于所述第二区域的宽度和厚度。2.根据权利要求1所述的环栅晶体管，其特征在于，每个所述第一纳米结构具有的所述第一区域的宽度与自身具有的所述第二区域的宽度的比值范围为：1:2至4:5；和/或，每个所述第一纳米结构具有的所述第一区域的厚度比自身具有的所述第二区域的厚度小1nm至6nm。3.根据权利要求1所述的环栅晶体管，其特征在于，所述环栅晶体管还包括形成在所述栅堆叠结构与每个所述第一纳米结构具有的第一区域之间的氧化层。4.根据权利要求3所述的环栅晶体管，其特征在于，所述氧化层的外表面与相应所述第一纳米结构具有的所述第二区域的外表面平齐。5.根据权利要求1所述的环栅晶体管，其特征在于，所述沟道包括多个第一纳米结构；多个所述第一纳米结构沿自身的厚度方向间隔设置。6.根据权利要求5所述的环栅晶体管，其特征在于，沿所述第一纳米结构的长度方向，不同所述第一纳米结构具有的第一区域首尾平齐；和/或，不同所述第一纳米结构具有的第一区域的宽度相同；和/或，不同所述第一纳米结构具有的第一区域的厚度相同。7.根据权利要求1所述的环栅晶体管，其特征在于，所述沟道还包括至少一个第二纳米结构；所述至少一个第二纳米结构与所述至少一个第一纳米结构间隔设置；所述至少一个第二纳米结构的材料不同于所述至少一个第一纳米结构的材料；沿所述栅堆叠结构的长度方向，每个所述第二纳米结构各区域的宽度相同、且每个所述第二纳米结构各区域的厚度相同。8.一种环栅晶体管的制造方法，其特征在于，包括：提供一半导体基底；在所述半导体基底上形成第一有源区、第二有源区和沟道；所述沟道位于所述第一有源区和所述第二有源区之间、且分别与所述第一有源区和所述第二有源区接触；形成环绕在所述沟道外周的栅堆叠结构；其中，所述沟道包括至少一个第一纳米结构；沿所述第一有源区至所述第二有源区的方向，每个所述第一纳米结构被所述栅堆叠结构覆盖的部分均具有第一区域和第二区域；同一所述第一纳米结构中，所述第一区域的宽度和厚度分别小于所述第二区域的宽度和厚度。9.根据权利要求8所述的环栅晶体管的制造方法，其特征在于，在所述半导体基底上形成所述沟道包括：在所述半导体基底上形成沟道预形成结构；所述沟道预形成结构包括至少一个第一沟道部；每个所述第一沟道部与所述半导体基底之间具有空隙；在...

【专利技术属性】
技术研发人员：李永亮，张佳熠，罗军，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：