一种基于ZYNQ的静止无功补偿装置制造方法及图纸

本发明专利技术公开了一种基于ZYNQ的静止无功补偿装置，包括：主控制器、电压源型逆变器、电抗器、功率模块和ZYNQ模块；ZYNQ模块内配置有微处理器、ZYNQ芯片和第一FPGA芯片；功率模块内配置有驱动板和第一可关断半导体器件；驱动板连接主控制器；驱动板内部附带有第二FPGA芯片；第一可关断半导体器件内部设置有开关管S1、开关管S2、开关管S3和开关管S4；驱动板用于发出PWM波；开关管S1、开关管S2、开关管S3和开关管S4用于接收PWM波；第一FPGA芯片连接第二FPGA芯片；第一FPGA芯片用于对模拟量零漂处理；第二FPGA芯片通过背板LVDS走线与光纤板连接；光纤板通过收发光纤与单元驱动板连接。该装置可实现高效实时动态无功补偿，并保证数据传输的稳定性；并实现芯片的高集成度。并实现芯片的高集成度。并实现芯片的高集成度。

【技术实现步骤摘要】
一种基于ZYNQ的静止无功补偿装置


[0001]本专利技术涉及静止无功补偿器
，特别涉及一种基于ZYNQ的静止无功补偿装置。

技术介绍

[0002]静止无功补偿器(SVG)广泛应用于现代电力系统的负荷补偿和输电线路补偿(电压和无功补偿)，尤其在大功率电网中，SVG被用于电压控制或用于获得其它效益，例如提高系统的阻尼和稳定性等。它不再采用大容量的电容器、电感器来产生所需无功功率，而是通过电力电子器件的高频开关实现无功补偿技术。其主要功能包括：1)向电力系统快速、连续、动态的输出感性、容性无功；2)维持线路、受电端电压稳定性，抑制电压波动和闪变；3)补偿系统无功功率，提高功率因数，减少罚款，减少线损；4)消除负序电流，抑制三相不平衡；5)谐波动态补偿，改善电能质量等。SVG装置的技术核心主要在于控制和通信系统，主要是对采集到的相关电气量进行运算，通过对多个全桥模块的开关控制，实现对每个模块的电容电压精确控制，达到装置发出或者吸收无功电流并控制电网侧的无功功率。静止无功补偿装置的控制原理是采用瞬时无功检测方式，以功率因数、系统电压、系统无功功率、装置无功功率为控制目标，动态跟踪电网电能相关指标的变化，并根据电网的变化情况实时调节无功输出，实现电网的高能质量的运行。
[0003]目前SVG装置的通信系统有多种硬件设计方案，主流方案是采用单片机或者DSP芯片进行复杂的电气量的计算，结合FPGA芯片进行相关控制逻辑、模拟量采集、通信接口功能，从而实现装置的软硬件协同设计。目前SVG装置大多基于这种多板卡多CPU的架构，芯片的数量直接跟硬件控制板卡的设计复杂度相关，这会使得装置整体复杂度高、体积大、功耗高。芯片间采用片外现场总线通信，这种方式使数据传输速率受限，软硬件不能很好融合，嵌入式系统优势无法发挥到极致。
[0004]DSP和FPGA两个处理器之间通常使用片外异步现场总线进行通信，一般使用EMIFA并行总线接口，片外总线的通信方式受EMC影响会使传输速率、传输数据量严重受限，已逐渐无法满足SVG装置更高的现场通信实时性要求。这种多芯片间片外通信架构，其性能相对有限，且稳定性和抗干扰能力较差，普通现场总线的通信速率已达到瓶颈，逐渐无法满足工业控制通信系统对现场总线的需求，多芯片的软硬件协同设计需要开发人员熟悉不同的开发环境，开发难度较大。芯片版本不同，软件开发平台可能不同，芯片的更新还会影响板卡硬件及芯片软件设计，严重影响装置的开发迭代和运维，同时也导致了开发周期过长的问题。
[0005]因此，在现有静止无功补偿器的基础上，如何提高现场总线无功补偿速率，满足现场无功补偿的实时性，成为本领域技术人员亟需解决的问题。

技术实现思路

[0006]鉴于上述问题，本专利技术提出了一种至少解决上述部分技术问题的基于ZYNQ的静止
无功补偿装置，可实现高效实时动态无功补偿，并保证数据传输的稳定性。
[0007]本专利技术实施例提供一种基于ZYNQ的静止无功补偿装置，包括：主控制器；以及与所述主控制器连接的电压源型逆变器、电抗器、功率模块和ZYNQ模块；所述ZYNQ模块内配置有微处理器、ZYNQ芯片和第一FPGA芯片；
[0008]所述电压源型逆变器包括：直流电容和逆变器；
[0009]所述功率模块内配置有驱动板和第一可关断半导体器件；所述驱动板连接所述主控制器；所述驱动板内部附带有第二FPGA芯片；所述第一可关断半导体器件内部设置有开关管S1、开关管S2、开关管S3和开关管S4；
[0010]所述驱动板用于发出PWM波；所述开关管S1、开关管S2、开关管S3和开关管S4用于接收所述PWM波；
[0011]所述第一FPGA芯片连接所述第二FPGA芯片；所述第一FPGA芯片用于对模拟量零漂处理；
[0012]所述第二FPGA芯片通过背板LVDS走线与光纤板连接；
[0013]所述光纤板通过收发光纤与单元驱动板连接。
[0014]进一步地，所述逆变器内部设置有第二可关断半导体器件。
[0015]进一步地，所述ZYNQ芯片和所述第二FPGA芯片集成在一块CPU硬件板卡上。
[0016]进一步地，所述ZYNQ芯片和所述第二FPGA芯片之间连接有AXI总线。
[0017]进一步地，所述AXI总线包含：4个AXI_HP高性能接口、AXI_ACP总线和4个AXI_GP通用接口。
[0018]进一步地，所述AXI_ACP总线为一致性存储控制单元SCU上的一个64位从机接口。
[0019]进一步地，所述微处理器由两个ARM构成；其中一个ARM用于对上位机下发的指令以及所述第二FPGA芯片上送的数据进行解析；另一个ARM用于生成产生PWM波的调制波。
[0020]进一步地，所述第一FPGA芯片用于通过所述光纤板接收编码后的模拟量数据，并将所述模拟量数据进行解码。
[0021]进一步地，还包括：M
‑
GBE2千兆口，连接另一台SVG控制器，用于当所述主控制器出现问题时实现主备控制器的切换。
[0022]进一步地，所述第二FPGA芯片设有4个千兆口和4路FT3接口。
[0023]本专利技术实施例提供的上述技术方案的有益效果至少包括：
[0024]本专利技术实施例提供的一种基于ZYNQ的静止无功补偿装置，包括：主控制器、电压源型逆变器、电抗器、功率模块和ZYNQ模块；ZYNQ模块内配置有微处理器、ZYNQ芯片和第一FPGA芯片；功率模块内配置有驱动板和第一可关断半导体器件；驱动板连接主控制器；驱动板内部附带有第二FPGA芯片；第一可关断半导体器件内部设置有开关管S1、开关管S2、开关管S3和开关管S4；驱动板用于发出PWM波；开关管S1、开关管S2、开关管S3和开关管S4用于接收PWM波；第一FPGA芯片连接第二FPGA芯片；第一FPGA芯片用于对模拟量零漂处理；第二FPGA芯片通过背板LVDS走线与光纤板连接；光纤板通过收发光纤与单元驱动板连接。该装置可实现高效实时动态无功补偿，并保证数据传输的稳定性；并实现芯片的高集成度。
[0025]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0026]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0027]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0028]图1为本专利技术实施例提供的星接链式SVG装置主回路拓扑示意图；
[0029]图2为本专利技术实施例提供的链式SVG功率模块的拓扑结构图；
[0030]图3为本专利技术实施例提供的链式SVG装置的整体架构框图。
具体实施方式
[0031]为使本专利技术实现的技术手段、创作特征、达成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ的静止无功补偿装置，其特征在于，包括：主控制器；以及与所述主控制器连接的电压源型逆变器、电抗器、功率模块和ZYNQ模块；所述ZYNQ模块内配置有微处理器、ZYNQ芯片和第一FPGA芯片；所述电压源型逆变器包括：直流电容和逆变器；所述功率模块内配置有驱动板和第一可关断半导体器件；所述驱动板连接所述主控制器；所述驱动板内部附带有第二FPGA芯片；所述第一可关断半导体器件内部设置有开关管S1、开关管S2、开关管S3和开关管S4；所述驱动板用于发出PWM波；所述开关管S1、开关管S2、开关管S3和开关管S4用于接收所述PWM波；所述第一FPGA芯片连接所述第二FPGA芯片；所述第一FPGA芯片用于对模拟量零漂处理；所述第二FPGA芯片通过背板LVDS走线与光纤板连接；所述光纤板通过收发光纤与单元驱动板连接。2.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述逆变器内部设置有第二可关断半导体器件。3.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述ZYNQ芯片和所述第二FPGA芯片集成在一块CPU硬件板卡上。4.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述ZYNQ芯片和所...

【专利技术属性】
技术研发人员：王志远，韩霄鹏，于华龙，谭得楚，刘燚龙，孙鹏，
申请(专利权)人：北京四方继保自动化股份有限公司北京四方继保工程技术有限公司，
类型：发明
国别省市：