原边控制电路及装置制造方法及图纸

本发明专利技术公开了一种原边控制电路及装置，该电路通过辅助绕组反馈开关电源模块副边的第一输出电压；原边控制芯片采集第一输出电压，并根据第一输出电压的波动值确定开关电源模块所处的工作模式；原边控制芯片根据工作模式输出第一副边驱动信号或第二副边驱动信号至隔离驱动芯片，第一副边驱动信号为适应间断导通模式的驱动信号，第二副边驱动信号为适应连续导通模式的驱动信号；隔离驱动芯片根据第一副边驱动信号或第二副边驱动信号驱动所述同步整流器件。本发明专利技术根据工作模式输出适应间断导通模式的第一副边驱动信号或适应连续导通模式的第二副边驱动信号，实现了在同步整流技术中对间断导通模式和连续导通模式的兼具。术中对间断导通模式和连续导通模式的兼具。术中对间断导通模式和连续导通模式的兼具。

【技术实现步骤摘要】
原边控制电路及装置


[0001]本专利技术涉及电源管理芯片
，尤其涉及一种原边控制电路及装置。

技术介绍

[0002]电源管理芯片广泛应用于现代电子产品，其不仅应用在电源电路，在其它的电路应用也很普遍，如日光灯和液晶显示器的背光电路。
[0003]目前，在同步整流技术中，现有的反激开关电源芯片需要采用副边驱动的芯片，在副边对同步整流器件进行状态检测，仅适用于间断导通模式，或者输出与原边互补的同步整流信号，仅适用于连续导通模式，无法同时兼具间断导通模式和连续导通模式。
[0004]上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。

技术实现思路

[0005]本专利技术的主要目的在于提供了一种原边控制电路及装置，旨在解决现有技术的反激开关电源芯片在同步整流技术中，需要采用副边驱动的芯片，在副边对同步整流器件进行状态检测，仅适用于间断导通模式，或者输出与原边互补的同步整流信号，仅适用于连续导通模式，无法同时兼具间断导通模式和连续导通模式的技术问题。
[0006]为实现上述目的，本专利技术提供了一种原边控制电路，所述原边控制电路包括：原边控制芯片、隔离驱动芯片以及开关电源模块；
[0007]其中，所述开关电源模块包括辅助绕组和同步整流器件；
[0008]所述原边控制芯片分别与所述辅助绕组以及所述隔离驱动芯片连接，所述隔离驱动芯片与所述同步整流器件的控制端连接；
[0009]所述辅助绕组，用于反馈所述开关电源模块副边的第一输出电压；
[0010]所述原边控制芯片，用于采集所述第一输出电压，并根据所述第一输出电压的波动值确定所述开关电源模块所处的工作模式；
[0011]所述原边控制芯片，还用于根据所述工作模式输出第一副边驱动信号或第二副边驱动信号至所述隔离驱动芯片，所述第一副边驱动信号为适应间断导通模式的驱动信号，所述第二副边驱动信号为适应连续导通模式的驱动信号；
[0012]所述隔离驱动芯片，用于根据所述第一副边驱动信号或所述第二副边驱动信号驱动所述同步整流器件。
[0013]可选地，所述原边控制芯片包括：第一反馈单元以及模式确定单元；
[0014]所述第一反馈单元分别与所述辅助绕组以及所述模式确定单元连接；
[0015]所述第一反馈单元，用于采集所述第一输出电压，并输出所述第一输出电压至所述模式确定单元；
[0016]所述模式确定单元，用于将所述第一输出电压与所述辅助绕组在前一周期反馈的采样电压进行比较，确定所述第一输出电压与所述采样电压之间的差值，并将所述差值作
为所述第一输出电压的波动值；
[0017]所述模式确定单元，还用于在所述波动值低于预设电压阈值时，判定所述工作模式为间断导通模式；
[0018]所述模式确定单元，还用于在所述波动值达到所述预设电压阈值时，判定所述工作模式为连续导通模式。
[0019]可选地，所述原边控制芯片还包括：采样保持单元；
[0020]所述采样保持单元分别与所述第一反馈单元以及所述模式确定单元连接；
[0021]所述采样保持单元，用于保存所述第一输出电压，以使所述模式确定单元将所述第一输出电压与所述辅助绕组反馈的下一周期的电压进行比较。
[0022]可选地，所述采样保持单元包括：第一至第十PMOS管、第一至第四NMOS管以及第一电容；
[0023]第一PMOS管的栅极与带隙基准连接，所述第一PMOS管的源极与供电端连接，所述第一PMOS管的漏极分别与第五PMOS管的源极以及第六PMOS管的源极连接，所述第五PMOS管的栅极与所述第一反馈单元连接，所述第五PMOS管的漏极分别与第一NMOS管的漏极以及第一NMOS管的栅极连接，所述第六PMOS管的栅极与所述第一反馈单元连接，所述第六PMOS管的漏极与第二NMOS管的漏极连接，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接；
[0024]第二PMOS管的栅极与所述带隙基准连接，所述第二PMOS管的源极与所述供电端连接，所述第二PMOS管的漏极分别与所述第五PMOS管的栅极以及第九PMOS管的源极连接，所述第九PMOS管的栅极与所述第六PMOS管的漏极连接，所述第九PMOS管的漏极与所述第一NMOS管的源极连接；
[0025]第三PMOS管的栅极与所述带隙基准连接，所述第三PMOS管的源极与所述供电端连接，所述第三PMOS管的漏极分别与第七PMOS管的源极以及第八PMOS管的源极连接，所述第七PMOS管的栅极与输出端连接，所述第七PMOS管的漏极分别与第三NMOS管的漏极以及第三NMOS管的栅极连接，所述第八PMOS管的栅极分别与所述第一反馈单元以及第一电容的第一端连接，所述第一电容的第二端与所述第一NMOS管的源极连接，所述第八PMOS管的漏极与所述第四NMOS管的漏极连接，所述第四NMOS管的栅极与所述第三NMOS管的栅极连接，所述第四NMOS管的源极与所述第一NMOS管的源极连接；
[0026]第四PMOS管的栅极与所述带隙基准连接，所述第四PMOS管的源极与所述供电端连接，所述第四PMOS管的漏极分别与所述输出端以及所述第十PMOS管的源极连接，所述第十PMOS管的栅极与所述第八PMOS管的漏极连接，所述第十PMOS管的源极与所述第一NMOS管的源极连接。
[0027]可选地，所述原边控制芯片还包括：副边占空比单元；
[0028]所述副边占空比单元与所述隔离驱动芯片连接；
[0029]所述副边占空比单元，用于在所述工作模式为所述间断导通模式时，生成与原边驱动信号的占空比成预设比例的副边占空比，所述原边驱动信号为控制所述开关电源模块原边的开关器件导通或断开的信号；
[0030]所述副边占空比单元，还用于根据所述副边占空比生成所述第一副边驱动信号，并输出所述第一副边驱动信号至所述隔离驱动芯片。
[0031]可选地，所述副边占空比单元，还用于在所述工作模式为所述连续导通模式时，生成与所述原边驱动信号互补的第二副边驱动信号至所述隔离驱动芯片。
[0032]可选地，所述原边控制芯片还包括：第二反馈单元以及原边占空比单元；
[0033]所述第二反馈单元分别与所述辅助绕组以及所述原边占空比单元连接，所述原边占空比单元与所述隔离驱动芯片连接；
[0034]所述第二反馈单元，用于采集所述辅助绕组反馈的第二输出电压，并将所述第二输出电压输出至所述原边占空比单元；
[0035]所述原边占空比单元，用于将所述第二输出电压与预设三角波电压进行比较，生成所述原边驱动信号，并输出所述原边驱动信号至所述隔离驱动芯片；
[0036]所述隔离驱动芯片，还用于根据所述原边驱动信号控制所述开关电源模块原边的开关器件导通或断开。
[0037]可选地，所述原边控制芯片还包括状态检测单元；
[0038]所述状态检测单元与所述开关电源模块连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种原边控制电路，其特征在于，所述原边控制电路包括：原边控制芯片、隔离驱动芯片以及开关电源模块；其中，所述开关电源模块包括辅助绕组和同步整流器件；所述原边控制芯片分别与所述辅助绕组以及所述隔离驱动芯片连接，所述隔离驱动芯片与所述同步整流器件的控制端连接；所述辅助绕组，用于反馈所述开关电源模块副边的第一输出电压；所述原边控制芯片，用于采集所述第一输出电压，并根据所述第一输出电压的波动值确定所述开关电源模块所处的工作模式；所述原边控制芯片，还用于根据所述工作模式输出第一副边驱动信号或第二副边驱动信号至所述隔离驱动芯片，所述第一副边驱动信号为适应间断导通模式的驱动信号，所述第二副边驱动信号为适应连续导通模式的驱动信号；所述隔离驱动芯片，用于根据所述第一副边驱动信号或所述第二副边驱动信号驱动所述同步整流器件。2.如权利要求1所述的原边控制电路，其特征在于，所述原边控制芯片包括：第一反馈单元以及模式确定单元；所述第一反馈单元分别与所述辅助绕组以及所述模式确定单元连接；所述第一反馈单元，用于采集所述第一输出电压，并输出所述第一输出电压至所述模式确定单元；所述模式确定单元，用于将所述第一输出电压与所述辅助绕组在前一周期反馈的采样电压进行比较，确定所述第一输出电压与所述采样电压之间的差值，并将所述差值作为所述第一输出电压的波动值；所述模式确定单元，还用于在所述波动值低于预设电压阈值时，判定所述工作模式为间断导通模式；所述模式确定单元，还用于在所述波动值达到所述预设电压阈值时，判定所述工作模式为连续导通模式。3.如权利要求2所述的原边控制电路，其特征在于，所述原边控制芯片还包括：采样保持单元；所述采样保持单元分别与所述第一反馈单元以及所述模式确定单元连接；所述采样保持单元，用于保存所述第一输出电压，以使所述模式确定单元将所述第一输出电压与所述辅助绕组反馈的下一周期的电压进行比较。4.如权利要求3所述的原边控制电路，其特征在于，所述采样保持单元包括：第一至第十PMOS管、第一至第四NMOS管以及第一电容；第一PMOS管的栅极与带隙基准连接，所述第一PMOS管的源极与供电端连接，所述第一PMOS管的漏极分别与第五PMOS管的源极以及第六PMOS管的源极连接，所述第五PMOS管的栅极与所述第一反馈单元连接，所述第五PMOS管的漏极分别与第一NMOS管的漏极以及第一NMOS管的栅极连接，所述第六PMOS管的栅极与所述第一反馈单元连接，所述第六PMOS管的漏极与第二NMOS管的漏极连接，所述第二NMOS管的栅极与所述第一NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接；第二PMOS管的栅极与所述带隙基准连接，所述第二PMOS管的源极与所述供电端连接，
所述第二PMOS管的漏极分别与所述第五PMOS管的栅极以及第九PMOS管的源极连接，所述第九PMOS管的栅极与所述第六PMOS管的漏极连接，所述第九PMOS管的漏极与所述第一NMOS管的源极连接；第三PMOS管的栅极与所述带隙基准连接，所述第三PMOS管的源极与所述供电端连接，所述第三PMOS管的漏极分别与第七PMOS管的源极以及第八PMOS管的源极连接，所述第七PMOS管的栅极与输出端连接，所述第七PMOS管的漏极分别与第三NMOS管的漏极以及第三NMOS管的栅极连接，所述第八PMOS管的栅极分别与所述第一反馈单元以及第一电容的第一端连接，所述第一电容的第二端与所述第一NMOS管的源极连接，所述第八PMOS管的漏极与所述第四NMOS管的漏极连接，所述第四NMOS管的栅极与所述第三NMOS管的栅极连接，所述第四NMOS管的源极与所述第一NMOS管的源极连接；第四PMOS管的栅极与所述带隙基准连接，所述第四PMOS管的源极与所述供电端连接，所述第四PMOS管的漏极分别与所述输出端以及所述第十PMOS管的源极连接，所述第十PMOS管的栅极与所述第八PMOS管的漏极连接，所述第十PMOS管的源极与所述第一NMOS管的源极连接。5.如权利要求4所述的原边控制电路，其特征在于，所述原边控制芯片还包括：副边占空比单元；所述副边占空比单元与所述隔离驱动芯片连接；所述副边占空比单...

【专利技术属性】
技术研发人员：冯开勇，祝乃儒，李盼盼，王刚，
申请(专利权)人：无锡博通微电子技术有限公司，
类型：发明
国别省市：