静电放电元件的形成方法技术

一种静电放电元件的形成方法，包括提供基底，于基底上形成彼此相邻且皆包括第一端部分、第二端部分、及之间中段部分的第一与第二鳍状结构，外延成长半导体材料于第一与第二鳍状结构上，成长自第一与第二鳍状结构的半导体材料彼此接合，且自第一与第二鳍状结构的第一端部分连续延伸至第二端部分，对半导体材料的第一端，及第一与第二鳍状结构的第一端部分，注入以形成第一注入区，以及对半导体材料的第二端，及第一与第二鳍状结构的第二端部分，注入以形成第二注入区，Ｐ－Ｎ结形成于第一端与第二端之间。本发明专利技术可导引更多的静电放电电流，可避免部分静电放电元件开启其余元件维持关闭的缺点，工艺完全与现有的鳍式场效应晶体管工艺相容。

【技术实现步骤摘要】

本专利技术涉及静电放电(electrostatic discharge, ESD)防护电路，特别涉及使 用鳍式场效应晶体管(FinFET)的相容工艺所形成的ESD防护电路。
技术介绍
众所周知，由于静电电荷的累积，集成电路周围可产生极高的电压。高 电压可能产生在集成电路的输入或输出缓冲器(input or output buffer)上，其产 生可能是由于人为碰触到与输入或输出缓冲器电性连接的封装接脚(package pin)造成。当静电荷放电时，会在集成电路的封装节点(nodes)产生高电流， 即所谓的静电放电(ESD)。静电放电对半导体元件而言是严重的问题，因静 电放电具有摧毁整个集成电路的潜在可能。静电放电发生的期间很短， 一般在纳秒(nanoseconds)等级，造成公知的 电路保护器来不及反应，而无法提供适当的保护。为了此原因，将静电放电 元件(ESDdevices)导入集成电路中已成为常用的解决方法。通常，双向的二 极管串(bi-directional diode strings)会耦接于封装接脚之间以保护相应的电 路。其他静电放电元件(如晶体管)也常被使用。静电放电元件也广泛地使用 于电源线之间，以保护耦接于电源线之间的内部电路，并将静电放电电流 (ESD current)导流至接地。鳍式场效应晶体管对次32纳米技术(sub N32)而言是最具引人注目的候 选元件。为了使制作静电放电元件的工艺与制作鳍式场效应晶体管结构的工 艺相容，公知方法使用鳍式场效应晶体管来构成静电放电防护电路，其中静 电放电鳍式场效应晶体管(ESD FinFETs)的通道用以引导静电放电电流。然 而，此方法面临了设计与工艺上的问题。首先，为了提供够高的静电放电防 护力，需并联大量的鳍式场效应晶体管，有时超过10,000个鳍式场效应晶体 管。这意味着这些鳍式场效应晶体管中任一个失效时，可能造成整个静电放 电防护电路失效。解决此问题的方法之一是使所有鳍式场效应晶体管完全相同(identical)，因此这些晶体管可同时开启，然因工艺上的原因而难以达成。 为了解决此问题，可如图1所示，使用电阻电容网络(RC network)施加偏压 于静电放电鳍式场效应晶体管元件的栅极，电阻器R1、电容器C1、及反向 器Irwl用以对鳍式场效应晶体管2施加偏压。反向器Invl的输出连接至鳍 式场效应晶体管2的栅极4。 Vdd与Vss分别连接至鳍式场效应晶体管2的 漏极与源极。随着施加偏压于静电放电鳍式场效应晶体管2的栅极，鳍式场 效应晶体管2不太可能进入骤回模式(snapback mode),因此更多的静电放电 鳍式场效应晶体管可同时开启。然而，电阻电容网络本身占据很大的芯片区 域，且可能于一般操作模式期间造成错误的动作。因此，电阻电容网络仅适 用于电源钳制(power clamps)，不适于输入/输出防护。因此，业界亟需一种静电放电防护元件，其工艺与鳍式场效应晶体管的 工艺相容而能同时克服公知技术的缺陷。
技术实现思路
为了解决上述现有技术中存在的问题，本专利技术提供一种静电放电元件的 形成方法，包括提供基底，于基底上形成第一与第二半导体鳍状结构，第一 与第二半导体鳍状结构彼此相邻，且皆包括第一端部分、第二端部分，及第 一端部分与第二端部分间的中段部分，外延成长半导体材料于第一与第二半 导体鳍状结构上，其中成长自第一与第二半导体鳍状结构的半导体材料彼此 接合，且自第一与第二半导体鳍状结构的第一端部分连续延伸至第二端部 分，对半导体材料的第一端，及第一与第二半导体鳍状结构的第一端部分， 注入以形成第一注入区，以及对半导体材料的第二端，及第一与第二半导体 鳍状结构的第二端部分，注入以形成第二注入区，其中P-N结形成于半导体 材料的第一端与第二端之间。本专利技术另提供一种，包括提供半导体基底，具 有至少一浅沟槽绝缘区，于半导体基底上形成第一半导体鳍状结构及第二半 导体鳍状结构，其中第一与第二半导体鳍状结构高于浅沟槽绝缘区，且第一 与第二半导体鳍状结构彼此平行，外延成长半导体材料于第一与第二半导体 鳍状结构上，其中成长自第一与第二半导体鳍状结构的半导体材料彼此互相 接合而形成连续半导体区，且大抵自第一与第二半导体鳍状结构的整体成长，将连续半导体区的第一端部分注入至具有第一掺杂浓度以形成第一惨杂 区，以及将连续半导体区的第二端部分注入至具有第二掺杂浓度以形成第二 掺杂区，其中连续半导体区的中段部分具有浓度低于第一与第二掺杂浓度的 掺杂浓度。本专利技术又提供一种，包括提供半导体基底，具 有第一区及第二区，于半导体基底中形成浅沟槽绝缘区，于半导体基底的第 一区中形成第一半导体鳍状结构及第二半导体鳍状结构，其中第一与第二半 导体鳍状结构高于浅沟槽绝缘区，且彼此平行，于半导体基底的第二区中形 成第三半导体鳍状结构及第四半导体鳍状结构，其中第三与第四半导体鳍状 结构高于浅沟槽绝缘区，且彼此平行，毯覆式形成栅极介电层于第一、第二、 第三、与第四半导体鳍状结构上，毯覆式形成栅极层于栅极介电层上，将栅 极介电层与栅极层图案化，以将栅极介电层与栅极层大抵自第一与第二半导 体鳍状结构的整体上移除，其中栅极介电层的一部分与栅极层的一部分留在 第三与第四半导体鳍状结构上，外延成长半导体材料于第一、第二、第三、及第四半导体鳍状结构的露出部分上，其中成长自第一与第二半导体鳍状结 构的半导体材料彼此互相接合而形成连续半导体区，而成长自第三与第四半 导体鳍状结构的同一端的半导体材料彼此互相接合而形成共同源极/漏极区， 对连续半导体区的第一端部分注入以形成第一注入区，对连续半导体区的第 二端部分注入以形成第二注入区，以及对共同源极/漏极区注入。与公知的静电放电鳍式场效应晶体管元件相比，本专利技术具有许多优点。其一，静电放电电流(ESD current)的导引路径包括鳍状结构及外延成长的半 导体材料。因此，与公知静电放电元件只使用鳍状结构来导引静电放电电流 相比，可导引更多的静电放电电流。其二，因为静电放电二极管或静电放电 双载子接合晶体管为单一的静电放电元件(single ESD device)而非数个静电 放电元件并联，所以可避免公知技艺中，仅有部分静电放电元件开启而其余 元件维持关闭的缺点。其三，本专利技术实施例的静电放电元件的工艺完全与现 有的鳍式场效应晶体管工艺相容，且若有额外工艺，也非常少量。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举 出优选实施例，并配合附图，作详细说明如下。附图说明图1显示公知的鳍式场效应晶体管防护元件，其由电阻电容元件施加偏压。图2-图IO显示本专利技术实施例的一系列工艺剖面图。上述附图中的附图标记说明如下Rl 电阻器；Cl 电容器；Invl 反向器；2 鳍式场效应晶体管；4、 42~ 栅极；20~基底；22 浅沟槽绝缘区；Wl 宽度；26 、 28 鳍状结构；H 高 度；32、 40 栅极介电层；34~栅极层；46、 50 半导体材料；501 源极区； 502 漏极区；52~空隙；54、 64 n型区；56 p型区；60 二极管；62 晶 体管；68 掩模；70 硅化区。具体实施例方式本专利技术实施例提供一种新颖的静电放电元件(ESD devic本文档来自技高网...

【技术保护点】
一种静电放电元件的形成方法，包括：　提供一基底；　于该基底上形成一第一半导体鳍状结构及一第二半导体鳍状结构，该第一与该第二半导体鳍状结构彼此相邻，且皆包括一第一端部分、一第二端部分，及该第一端部分与该第二端部分间的一中段部分；外延成长一半导体材料于该第一与该第二半导体鳍状结构上，其中成长自该第一与该第二半导体鳍状结构的该半导体材料彼此接合，且自该第一与该第二半导体鳍状结构的该第一端部分连续延伸至该第二端部分；　对该半导体材料的一第一端，及该第一与该第二半导体鳍状结构的该第一端部分，注入以形成一第一注入区；以及　对该半导体材料的一第二端，及该第一与该第二半导体鳍状结构的该第二端部分，注入以形成一第二注入区，其中一Ｐ－Ｎ结形成于该半导体材料的该第一端与该第二端之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李介文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]