半导体装置制造方法及图纸

实施方式提供高品质的半导体装置。实施方式的半导体装置包含串联连接在输入端与输出端之间的多个晶体管。所述多个晶体管包含：第一晶体管，具有用于所述串联连接的第一端及第二端；以及第二晶体管，具有用于所述串联连接的第三端及第四端、第一栅极以及第一基体。所述第三端与所述第二端连接。所述半导体装置包含串联连接于所述第一基体与所述第一端之间的第三晶体管及第1二极管。所述第三晶体管具有与所述第一栅极连接的第二栅极。所述第1二极管的阳极设置于所述第一基体以及所述第一端中的所述第一基体侧，所述第1二极管的阴极设置于所述第一基体以及所述第一端中的所述第一端侧。第一端侧。第一端侧。

【技术实现步骤摘要】
半导体装置
[0001]相关申请
[0002]本申请享受以日本专利申请2021
‑
193171号(申请日：2021年11月29日)及日本专利申请2022
‑
103787号(申请日：2022年06月28日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础的所有内容。


[0003]实施方式涉及半导体装置。

技术介绍

[0004]已知有在便携终端等中使用的开关电路。

技术实现思路

[0005]实施方式提供高品质的半导体装置。
[0006]实施方式的半导体装置，包含输入端及输出端、以及串联连接于所述输入端及所述输出端之间的多个晶体管，所述多个晶体管包含：第一晶体管，具有用于所述串联连接的第一端及第二端；以及第二晶体管，具有用于所述串联连接的第三端及第四端、第一栅极以及第一基体，所述第三端与所述第二端连接，所述半导体装置还包含串联连接于所述第一基体以及所述第一端之间的第三晶体管及第1二极管，所述第三晶体管具有与所述第一栅极连接的第二栅极，所述第1二极管的阳极设置于所述第一基体以及所述第一端中的所述第一基体侧，所述第1二极管的阴极设置于所述第一基体以及所述第一端中的所述第一端侧。
附图说明
[0007]图1是表示包含第一实施方式所涉及的开关电路的无线装置的结构的一例的框图。
[0008]图2是表示第一实施方式所涉及的开关电路的电路结构的一例的图。
[0009]图3是用于说明第一实施方式所涉及的开关电路的某个晶体管的结构的图。
[0010]图4是用于说明在第一实施方式所涉及的开关电路处于断开状态期间流过该开关电路的各种电流的图。
[0011]图5是用于说明向第一实施方式所涉及的开关电路输入第一高频信号的情况下的该开关电路的动作的图。
[0012]图6是用于说明向第一实施方式所涉及的开关电路输入第二高频信号的情况下的该开关电路的动作的图。
[0013]图7是用于说明向第一实施方式所涉及的开关电路输入第三高频信号的情况下的该开关电路的动作的图。
[0014]图8是表示向第一实施方式所涉及的开关电路输入高频信号的情况下的、表示该
高频信号的高频电力与某个晶体管的第一端及基体(body)各自的偏置电压之间的关系的曲线图的一例的图。
[0015]图9是表示向第一实施方式所涉及的开关电路输入高频信号的情况下的、表示该高频信号的高频电力与因反馈电路的影响而产生的三次畸变的电力之间的关系的曲线图的一例的图。
[0016]图10是用于说明第一实施方式所涉及的开关电路的电路结构的其他例子的图。
[0017]图11是表示第二实施方式所涉及的开关电路的电路结构的一例的图。
[0018]图12是表示第三实施方式所涉及的开关电路的电路结构的一例的图。
[0019]图13是用于说明在第三实施方式所涉及的开关电路中输入第三高频信号的情况下的该开关电路的动作的图。
[0020]图14是表示第四实施方式所涉及的开关电路的电路结构的一例的图。
[0021]图15是表示第五实施方式所涉及的开关电路的电路结构的一例的图。
[0022]图16是表示第六实施方式所涉及的开关电路的电路结构的一例的图。
具体实施方式
[0023]以下，参照附图对实施方式进行说明。在以下的说明中，对具有相同的功能以及结构的结构要素标注共通的参照附图标记。在对具有共通的参照附图标记的多个结构要素进行区分的情况下，对该共通的参照附图标记标注后缀来进行区分。在不需要特别区分多个结构要素的情况下，对于该多个结构要素，仅标注共通的参照附图标记，不附加后缀。
[0024]能够通过将硬件及软件中的任一个或两者组合而实现各功能块。另外，各功能块并不必须如以下说明那样加以区分。例如，一部分功能也可以通过与例示的功能块不同的功能块来执行。进而，例示的功能块也可分割为更细的功能子块。另外，以下的说明中的各功能块以及各结构要素的名称是方便的名称，并不限定各功能块以及各结构要素的结构以及动作。
[0025]<第一实施方式>
[0026]以下，对第一实施方式的半导体装置进行说明。以下，也将该半导体装置称为开关电路1。
[0027][结构例][0028](1)无线装置
[0029]图1是表示包含第一实施方式所涉及的开关电路1的无线装置WD的结构的一例的框图。无线装置WD例如是智能手机、功能手机、便携终端(例如平板终端)、个人计算机、游戏设备、路由器、以及基站等。无线装置WD利用LTE(注册商标)(Long Term Evolution：长期演进，LTE)和/或Wifi等通信标准来进行信号的发送接收。关于图1所示的参照附图标记1a、1b、1c、1d及1e，在后续的实施方式的说明中提及。
[0030]无线装置WD除了包含开关电路1之外，还包含例如天线ANT、开关电路2、3和4、信号处理电路5及6以及控制电路7。
[0031]天线ANT接收来自其他装置(例如，基站或其他无线装置)的高频信号。天线ANT还能够从无线装置WD向其他装置发送高频信号。
[0032]控制电路7例如向开关电路1、2、3及4以及信号处理电路5及6发送控制信号CNT。关
于开关电路1、2、3及4的每一个，该开关电路是处于接通状态还是处于断开状态，根据从控制电路7接收的控制信号CNT来控制该开关电路。在某个开关电路处于接通状态的期间，该开关电路能够在该开关电路的第一端与第二端之间进行信号的传递。另一方面，在某个开关电路处于断开状态的期间，该开关电路不进行该开关电路的第一端与第二端之间的信号的传递。信号处理电路5及6分别基于从控制电路7接收的控制信号CNT进行信号的处理。
[0033]开关电路1的第一端与天线ANT相连接，开关电路1的第二端与信号处理电路5相连接。开关电路1从控制电路7接收控制信号CNT1。开关电路1在基于控制信号CNT1而处于接通状态的期间，例如将无线装置WD经由天线ANT而接收到的高频信号传输至信号处理电路5。
[0034]开关电路2的第一端连接于开关电路1与信号处理电路5之间的信号路径。开关电路2的第二端例如被接地。
[0035]开关电路2从控制电路7接收控制信号CNT2。开关电路2例如在开关电路1处于断开状态的期间，基于控制信号CNT2而处于接通状态。开关电路2在处于该接通状态的期间，将开关电路1与信号处理电路5之间的信号路径的电位固定为接地电位。
[0036]信号处理电路5接收经由开关电路1传输的高频信号，并基于从控制电路7接收的控制信号CNT3，对该高频信号执行各种处理。
[0037]开关电路3的第一端与天线ANT相连接，开关电路3的第二端与信号处理电路6相连接。开关电路3从控制电路7接收例如控制信号CNT2。开关电路3在基于控制信号CNT2而处于接通状态的期间，例如将无线装置WD经由天线ANT本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备输入端及输出端、以及串联连接在所述输入端及所述输出端之间的多个晶体管，所述多个晶体管具备：第一晶体管，具有用于所述串联连接的第一端及第二端；以及第二晶体管，具有用于所述串联连接的第三端及第四端、第一栅极以及第一基体，所述第三端与所述第二端连接，所述半导体装置还具备第三晶体管及第1二极管，所述第三晶体管及所述第1二极管串联连接在所述第一基体与所述第一端之间，所述第三晶体管具有与所述第一栅极连接的第二栅极，所述第1二极管的阳极设置于所述第一基体及所述第一端中的所述第一基体侧，所述第1二极管的阴极设置于所述第一基体及所述第一端中的所述第一端侧。2.根据权利要求1所述的半导体装置，还具备第一电阻及第二电阻，所述第一电阻及所述第二电阻串联连接在所述第一端与所述第二端之间，所述第三晶体管及所述第1二极管串联连接在所述第一基体与将所述第一电阻及所述第二电阻连接的节点之间。3.根据权利要求2所述的半导体装置，作为所述第1二极管，使用第四晶体管，所述第三晶体管具有：与所述第一基体连接的第五端、及第六端，所述第四晶体管具有：第七端，与所述第六端连接；第八端，与将所述第一电阻及所述第二电阻连接的节点连接；以及第三栅极，与所述第七端连接。4.根据权利要求1所述的半导体装置，所述多个晶体管还具备第五晶体管，所述第五晶体管具有用于所述串联连接的第九端及第十端，所述第九端与所述第四端连接，所述半导体装置还具备第六晶体管及第2二极管，所述第六晶体管及所述第2二极管串联连接在所述第一基体与所述第十端之间，所述第六晶体管具有与所述第一栅极连接的第四栅极，所述第2二极管的阳极设置于所述第一基体及所述第十端中的所述第一基体侧，所述第2二极管的阴极设置于所述第一基体及所述第十端中的所述第十端侧。5.根据权利要求2所述的半导体装置，所述多个晶体管还具备第四晶体管，所述第四晶体管具有用于所述串联连接的第五端及第六端，所述第五端与所述第四端连接，所述半导体装置还具备第五晶体管及第2二极管，所述第五晶体管及所述第2二极管串联连接在所述第一基体与所述第六端之间，所述第五晶体管具有与所述第一栅极连接的第三栅极，所述第2二极管的阳极设置于所述第一基体及所述第六端中的所述第一基体侧，所述第2二极管的阴极设置于所述第一基体及所述第六端中的所述第六端侧，
所述半导体装置还具备第三电阻及第四电阻，所述第三电阻及所述第四电阻串联连接在所述第五端与所述第六端之间，所述第五晶体管及所述第2二极管串联连接在所述第一基体与将所述第三电阻及所述第四电阻连接的节点之间，所述第一电阻的一端与所述第一端连接，所述第二电阻的一端与所述第一电阻的另一端连接，所述第二端与所述第二电阻的另一端连接，所述第三电阻的一端与所述第五端连接，所述第四电阻的一端与所述第三电阻的另一端连接，所述第六端与所述第四电阻的另一端连接，所述第一电阻和所述第四电阻的电阻值相同，所述第二电阻和所述第三电阻的电阻值相同。6.根据权利要求1所述的半导体装置，还...

【专利技术属性】
技术研发人员：小笠原阳介，寺口贵之，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：