本发明专利技术涉及压控振荡器以及相位与频率锁定回路电路。一种压控振荡器,包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元包含第一控制电压输入端。第二差分延迟单元,在回路中耦接第一差分延迟单元,第二差分延迟单元包含第二控制电压输入端,第二控制电压输入端与第一控制电压输入端断开。其中第一控制电压输入端接收第一电压信号,并且第二控制电压输入端接收第二电压信号,第二电压信号不同于第一电压信号。上述压控振荡器以及相位与频率锁定回路电路能提供较高的中心频率与较小的增益。
【技术实现步骤摘要】
本专利技术是有关于一种压控振荡器,特别是有关于压控振荡器以及应用压控 振荡器的相位与频率锁定回路电路。
技术介绍
现有技术的电压控制环形振荡器(voltage control ring oscillator)通过串接在 一个环形回路中的n级延迟单元(n-stage delay cdl)形成,其中n代表延迟单元的 数量,并且n为整数。相同的可调控制电压通过延迟单元的控制电压输入端, 来控制所有的延迟单元,并且由此取得电压控制环形振荡器的振荡频率。图1 为现有技术的电压控制环形振荡器的电压与频率转换曲线(voltage-to-frequency transfer curve)的示意图。图1中,F代表频率,VC代表电压。可以计算电压与 频率转换曲线的斜率来作为电压控制环形振荡器的增益,如等式E1所示Kvco=dF/dVC (El)其中,Kvco代表电压控制环形振荡器的增益,dVC代表控制电压差,并且 dF代表对应控制电压差的频率差。当电压控制环形振荡器被应用于锁相回路(phase locked loop)电路时,较小的 增益(Kvco)有利于减弱相位抖动。因此,锁相回路电路需要具有较小增益(Kvco) 的电压控制环形振荡器。随着来自高速电子装置的需求的增加,现有技术通过减少延迟单元级的数 量(由N表示)、降低电压控制环形振荡器的节点电容(由Cp表示)或者增加每一 延迟单元的电流(由Iss表示)来增加电压控制环形振荡器的中心频率(由Fc表 示)。图2为不同状况下4级电压控制环形振荡器的转换曲线的示意图。请参阅 图2,如箭头10所示,从曲线A到曲线B再到曲线C,当N降低时,Cp降低 并且Iss增加。然而,消库4电流增加,增益(Kvco)也增加,这是不期望出现的。 如图2所示,具有最低中心频率Fc—L的曲线A包含最小的增益(Kvco),具有最 高中心频率Fc一H的曲线C包含最大的增益(Kvco),并且具有中间中心频率Fc一M5的曲线B包含中间增益(Kvco)。由此,对于高速电子装置,需要具有较高中心频率与较小增益(Kvco)的电压控制环形振荡器。
技术实现思路
为解决上述现有技术无法提供较高的中心频率与较小的增益的问题,有必 要提供多种压控振荡器以及相位与频率锁定回路电路,能够提供较高的中心频 率与较小的增益。根据本专利技术一实施方式,提供一种压控振荡器,包含第一差分延迟单元与 第二差分延迟单元。第一差分延迟单元,包含第一控制电压输入端。第二差分 延迟单元,在回路中耦接第一差分延迟单元,第二差分延迟单元包含第二控制 电压输入端,第二控制电压输入端与第一控制电压输入端断开。其中第一控制 电压输入端接收第一电压信号,并且第二控制电压输入端接收第二电压信号, 第二电压信号不同于第一电压信号。根据本专利技术另一实施方式,提供一种压控振荡器,包含第一差分延迟单元 与第二差分延迟单元。第一差分延迟单元包含第一控制电压输入端。第二差分 延迟单元在回路中耦接第一差分延迟单元,第二差分延迟单元包含第二控制电 压输入端,第二控制电压输入端与第一控制电压输入端断开。其中第一控制电 压输入端接收具有可调水平的第一电压信号,并且第二控制电压输入端接收具 有固定水平的第二电压信号。根据本专利技术又一实施方式,提供一种压控振荡器,包含第一差分延迟单元 与第二差分延迟单元。第一差分延迟单元包含控制电压输入端。第二差分延迟 单元在回路中耦接第一差分延迟单元。其中控制电压输入端接收具有可调水平 的电压信号,并且第二差分延迟单元的延迟时间是固定的。根据本专利技术又一实施方式,提供一种相位与频率锁定回路电路,包含压控 振荡器、锁频电路与锁相电路。压控振荡器由第一电压信号与第二电压信号控 制,压控振荡器用于根据第一电压信号与第二电压信号,在输出端产生输出时 钟。锁频电路,用于接收参考时钟与输出时钟,并且根据参考时钟与输出时钟 调整第一电压信号。锁相电路,用于接收数据输入信号与输出时钟,并且根据 数据输入信号与输出时钟调整第二电压信号。根据本专利技术又一实施方式,提供一种相位与频率锁定回路电路,包含相位6与频率检测器、电荷泵、压控振荡器以及分频器。相位与频率检测器用于接收 参考时钟以及反馈时钟,并且根据参考时钟与反馈时钟之间的差来产生指示信 号。电荷泵,用于接收指示信号,产生第一电压信号并且根据指示信号调整第 一电压信号的水平。压控振荡器由第一电压信号控制,并且在输出端产生输出 时钟,其中压控振荡器包含第一差分延迟单元与第二差分延迟单元。第一差分 延迟单元包含第一控制电压输入端,第一控制电压输入端用于接收第一电压信 号,其中第一差分延迟单元的延迟时间由第一电压信号的调整后的水平决定。 第二差分延迟单元,在回路中耦接第一差分延迟单元,其中第二差分延迟单元 的延迟时间是固定的。分频器用于对输出时钟进行分频,以用作相位与频率检 测器的反馈时钟。上述多种压控振荡器以及相位与频率锁定回路电路,通过接收第一电压信 号的第一差分延迟单元以及在回路中耦接第一差分延迟单元的第二差分延迟单 元来控制压控振荡器,来提供较高的中心频率与较小的增益。附图说明图1为现有技术的电压控制环形振荡器的电压与频率转换曲线的示意图。图2为不同状况下4级电压控制环形振荡器的转换曲线的示意图。 图3为压控振荡器的一实施方式示意图。 图4为压控振荡器的另一实施方式示意图。 图5为压控振荡器的又一实施方式示意图。图6为图5与图7中压控振荡器的电压与频率转换曲线的示意图。 图7为压控振荡器的又一实施方式示意图。 图8为相位与频率锁定回^ 各电路的一实施方式示意图。 图9为图8所示相位与频率锁定回路电路中的压控振荡器的一实施方式示 意图。图IO为相位与频率锁定回路电路的另一实施方式示意图。 图11为相位与频率锁定回路电路的又一实施方式示意图。具体实施例方式为让本专利技术的上述和其它目的、特征、和优点能更明显易懂,下文特举出 较佳实施方式,并配合所附图式,作详细说明如下本专利技术提供多种压控振荡器。图3为压控振荡器的一实施方式示意图。压 控振荡器包含n个差分延迟单元,其中n代表差分延迟单元的数量,并且n为 整数。也就是说,压控振荡器为n级压控振荡器,其中n^2。图3所示的实施 方式中,以压控振荡器3为例,本实施方式中,压控振荡器3为2级压控振荡 器。2级压控振荡器3包含差分延迟单元31与32。差分延迟单元31与32串接 在一个回路中。图3中,以差分延迟单元31与32的一个环路连结为例。请参 阅图3,差分延迟单元31的正输出端(OUT+)与负输出端(OUT-)分别耦接于差分 延迟单元32的正输入端(IN+)与负输入端(IN-)。差分延迟单元32的正输出端 (OUT+)与负输出端(OUT-)分别耦接于差分延迟单元31的负输入端(IN-)与正输 入端(IN+)。差分延迟单元31包含控制电压输入端VIN1,并且差分延迟单元32 包含控制电压输入端VIN2。控制电压输入端VIN1与VIN2是断开的。差分延 迟单元31通过电压信号VC1控制。电压信号VC1通过控制电压输入端VIN1 被接收。差分延迟单元32通过电压信号VC2控制。电压信号VC2通过控制电 压输入端VIN2被接收。电压信号VC1不同于电压信号VC2,也就是说,控制 电压输本文档来自技高网...
【技术保护点】
一种压控振荡器,包含: 第一差分延迟单元,包含第一控制电压输入端;以及 第二差分延迟单元,在回路中耦接该第一差分延迟单元,该第二差分延迟单元包含第二控制电压输入端,该第二控制电压输入端与该第一控制电压输入端断开, 其中该第 一控制电压输入端接收第一电压信号,并且该第二控制电压输入端接收第二电压信号,该第二电压信号不同于该第一电压信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:邱宝成,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。