SOC芯片性能验证中的数据处理方法及装置制造方法及图纸

本申请公开了一种SOC芯片性能验证中的数据处理方法及装置，其中，SOC芯片中包括多个数据通路，该方法包括：在对数据通路进行性能验证时，针对每个数据通路，控制该数据通路多次执行指定操作，并获取数据通路每次完成指定操作时所对应的延迟值，以及根据数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。由此，通过对数据通路生成的延迟值的获取并以可视化图表的方式进行展示，使得对延迟值的分析更加深入、细致。细致。细致。

【技术实现步骤摘要】
SOC芯片性能验证中的数据处理方法及装置


[0001]本申请涉及数据处理
，尤其涉及一种SOC芯片性能验证中的数据处理方法及装置。

技术介绍

[0002]在SOC芯片的性能验证中，延迟值是一项重要的验证指标。相关技术中，通常需要统计延迟值的最大值、最小值或者平均值，进而对SOC芯片系统的延迟特性进行评估。然而，对于延迟值的分析在面向更高的架构分析需求的情况下，上述对SOC芯片系统的延迟值的数据处理方法显得力不从心。因此，寻找一种适用于更高的架构分析需求的延迟值的数据处理方法是非常有必要的。

技术实现思路

[0003]本申请提出一种SOC芯片性能验证中的数据处理方法、装置、电子设备及存储介质。
[0004]本申请一方面实施例提出了一种SOC芯片性能验证中的数据处理方法，其中，所述SOC芯片中包括多个数据通路，该方法包括：
[0005]针对每个数据通路，在对所述数据通路进行性能验证时，控制所述数据通路多次执行指定操作；
[0006]获取所述数据通路每次完成指定操作时所对应的延迟值；
[0007]根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。
[0008]本申请的一个实施例中，所述根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表，包括：
[0009]获取为所述数据通路所预先设置的图表类型；
[0010]根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示与所述图表类型对应的可视化图表。/>[0011]本申请的一个实施例中，所述根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示与所述图表类型对应的可视化图表，包括：
[0012]获取与所述图表类型对应的图表组件；
[0013]将所述数据通路每次完成指定操作时所对应的延迟值输入到所述图表组件中，以通过所述图表组件生成与所述图表类型对应的可视化图表；
[0014]获取所述图表组件返回的所述可视化图表，并展示所述可视化图表。
[0015]本申请的一个实施例中，所述获取所述数据通路每次完成指定操作时所对应的延迟值，包括：
[0016]通过与所述数据通路对应的延迟检测器，获取所述数据通路每次完成指定操作时所对应的延迟值。
[0017]本申请的一个实施例中，所述通过与所述数据通路对应的延迟检测器，获取所述数据通路每次完成指定操作时所对应的延迟值，包括：
[0018]获取与所述数据通路对应的延迟检测器；
[0019]获取与所述延迟检测器对应的日志文件，其中，所述日志文件中包括：所述数据通路每次完成指定操作时所对应的延迟值，其中，所述延迟值是由所述延迟检测器得到，并保存到所述日志文件中的。
[0020]本申请实施例提出的SOC芯片性能验证中的数据处理方法，在对数据通路进行性能验证时，针对每个数据通路，控制该数据通路多次执行指定操作，并获取数据通路每次完成指定操作时所对应的延迟值，以及根据数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。由此，通过对数据通路生成的延迟值的获取并以可视化图表的方式进行展示，使得对延迟值的分析更加深入、细致。
[0021]本申请另一方面实施例提出了一种SOC芯片性能验证中的数据处理装置，其中，所述SOC芯片中包括多个数据通路，该装置包括：
[0022]控制模块，用于针对每个数据通路，在对所述数据通路进行性能验证时，控制所述数据通路多次执行指定操作；
[0023]获取模块，用于获取所述数据通路每次完成指定操作时所对应的延迟值；
[0024]生成展示模块，用于根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。
[0025]本申请的一个实施例中，所述生成展示模块，包括：
[0026]图表类型获取单元，用于获取为所述数据通路所预先设置的图表类型；
[0027]生成展示单元，用于根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示与所述图表类型对应的可视化图表。
[0028]本申请的一个实施例中，所述生成展示单元，具体用于：
[0029]获取与所述图表类型对应的图表组件；
[0030]将所述数据通路每次完成指定操作时所对应的延迟值输入到所述图表组件中，以通过所述图表组件生成与所述图表类型对应的可视化图表；
[0031]获取所述图表组件返回的所述可视化图表，并展示所述可视化图表。
[0032]本申请的一个实施例中，所述获取模块，包括：
[0033]延迟值获取单元，用于通过与所述数据通路对应的延迟检测器，获取所述数据通路每次完成指定操作时所对应的延迟值。
[0034]本申请的一个实施例中，所述延迟值获取单元，具体用于：
[0035]获取与所述数据通路对应的延迟检测器；
[0036]获取与所述延迟检测器对应的日志文件，其中，所述日志文件中包括：所述数据通路每次完成指定操作时所对应的延迟值，其中，所述延迟值是由所述延迟检测器得到，并保存到所述日志文件中的。
[0037]本申请实施例提出的SOC芯片性能验证中的数据处理装置，在对数据通路进行性能验证时，针对每个数据通路，控制该数据通路多次执行指定操作，并获取数据通路每次完成指定操作时所对应的延迟值，以及根据数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。由此，通过对数据通路生成的延迟值的获取并以可视化图表的方
式进行展示，使得对延迟值的分析更加深入、细致。
[0038]本申请另一方面实施例提出了一种电子设备，包括：
[0039]存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如前述任一所述的SOC芯片性能验证中的数据处理方法。
[0040]本申请另一方面实施例提出了一种可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如前述任一所述的SOC芯片性能验证中的数据处理方法。
[0041]本申请另一方面实施例提出了一种计算机程序产品，其上存储有计算机程序，所述程序被处理器执行时实现如前述任一所述的SOC芯片性能验证中的数据处理方法。
[0042]本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0043]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0044]图1是根据本申请一个实施例的SOC芯片性能验证中的数据处理方法的流程示意图；
[0045]图2是根据本申请一个实施例的数据通路中延迟信息的可视化图表的示意图；
[0046]图3是根据本申请另一个实施例的SOC芯片性能验证中的数据处理方法的流程示意图；
[0047]图4是根据本申请另一个实施例的SOC芯片性能验证中的数据处理方法的流程示意图；...

【技术保护点】

【技术特征摘要】
1.一种SOC芯片性能验证中的数据处理方法，其特征在于，所述SOC芯片中包括多个数据通路，所述方法包括：针对每个数据通路，在对所述数据通路进行性能验证时，控制所述数据通路多次执行指定操作；获取所述数据通路每次完成指定操作时所对应的延迟值；根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表。2.如权利要求1所述的方法，其特征在于，所述根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示可视化图表，包括：获取为所述数据通路所预先设置的图表类型；根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示与所述图表类型对应的可视化图表。3.如权利要求2所述的方法，其特征在于，所述根据所述数据通路每次完成指定操作时所对应的延迟值，生成并展示与所述图表类型对应的可视化图表，包括：获取与所述图表类型对应的图表组件；将所述数据通路每次完成指定操作时所对应的延迟值输入到所述图表组件中，以通过所述图表组件生成与所述图表类型对应的可视化图表；获取所述图表组件返回的所述可视化图表，并展示所述可视化图表。4.如权利要求1
‑
3任一项所述的方法，其特征在于，所述获取所述数据通路每次完成指定操作时所对应的延迟值，包括：通过与所述数据通路对应的延迟检测器，获取所述数据通路每次完成指定操作时所对应的延迟值。5.如权利要求4所述的方法，其特征在于，所述通过与所述数据通路对应的延迟检测器，获取所述数据通路每次完成指定操作时所对应的延迟值，包括：获取与所述数据通路对应的延迟检测器；获取与所述延迟检测器对应的日志文件，其中，所述日志文件中包括：所述数据通路每次完成指定操作时所对应的延迟值，其中，所述延迟值是由所述延迟检测器得到，并保存到所述日志文件中的。6.一种SOC芯片性能验证中的数据处理装置，其特征在于，所述SOC芯片中包括多个数据通路，所述装置包括：控制模块，用于针对每个数据通路，在对所述数据通路进...

【专利技术属性】
技术研发人员：崔昭华，
申请(专利权)人：西安爱芯元智科技有限公司，
类型：发明
国别省市：