半导体封装结构及其制造方法技术

本发明专利技术为一种半导体封装结构及其制造方法，该半导体封装结构包含一芯片、一导电部及一缓冲层。该半导体封装结构利用该导电部与一电路板电性连接，而该缓冲层至少局部包覆于该导电部，并填充于修复过程所产生的激光窗中。

【技术实现步骤摘要】

本专利技术涉及一种；特别是一种具有緩冲层的半 导体封装结构及其制造方法。
技术介绍
其通常提供了控制或逻辑运算功能。由于制程技术的不断进步，半导体芯片日渐小 型化，封装尺寸亦逐渐缩小。传统以打线接合(Wire Bonding)方式，将半导体芯片与其他元件相接合的 电子封装技术，早已不敷需求，取而代之的是以凸块(Bump )或锡球(Solder Ball ) 作为半导体芯片与其他元件接合的覆晶接合技术，可节省传统焊线占据较大面积的 缺点。其中一种较先进的制程为晶圆级芯片尺寸封装(wafer level chip scale package,以下简称WLCSP )技术。WLCSP通常会先对半导体芯片进行一芯片探针测试(chip probing)的步骤， 也就是利用测试探针，直接对于每一颗晶粒(die)的衬垫(pad)上进行测试。然 而，晶粒的衬垫经过测试之后，会遗留有探针痕迹，此探针痕迹在镀锡球(solder balls)或形成线路重新分配层(redistribution layer, RDL )时，会在衬垫上产 生空隙，而对衬垫与锡球或线路重新分配层之间的结合造成不良影响，甚至造成脱 落；此外，亦会造成衬垫与锡球或线路重新分配层之间的接触阻抗增加，以上皆不 利于封装产品的可靠度。进行前述的测试后，针对有问题的晶粒可进行激光修补，其虽可达到修复的 目的，但也会在半导体芯片上局部产生激光窗(laser windows),芯片使用一段 时间之后，极可能在激光窗位置处产生氧化现象，不利于半导体封装结构的长久操 作。此外，当WLCSP上板至电路板上时，由于WLCSP与电路板的热膨胀系数 (coefficient of thermal expansion,以下简称CTE)不同，经过制程中反复高低温操作后所产生的热应力，将容易造成锡球的失效。综上所述，如何形成可靠度较佳的半导体封装结构，即成为此领域的产业亟 需努力的目标。
技术实现思路
本专利技术的一目的在于提供一种，于芯片探针测 试时，本专利技术不采用直接对衬垫进行测试的方式，而改以对锡球或凸块进行测试， 故不会在衬垫上形成探针痕迹。而于锡球或凸块上遗留的探针痕迹，则可以于后续的回焊(reflow)制程中顺势去除，故不会对元件之间的结合及阻抗产生不良影响。 本专利技术的另一目的在于提供一种，该半导体封 装结构具有一緩冲层，此緩冲层形成于芯片的主动面上，可至少局部包覆凸块或锡 球，使得半导体封装结构更能承受于制程中因为各元件热膨胀系数不同所产生的热 应力，避免半导体封装结构中出现空隙而造成锡球失效。此緩沖层更可填补因为修 补半导体封装结构时所产生的激光窗，以避免其产生氧化。为达上述目的，本专利技术揭露一种半导体封装结构，包含一芯片、 一导电部及 一緩冲层。该芯片具有至少一衬垫；该导电部形成于该芯片上，与该至少一衬垫电 性连接，俾使该半导体封装结构通过该导电部与一电路板电性连接；该緩冲层，形 成于该芯片的一主动面上，且局部包覆于该导电部。本专利技术更揭露一种制造前述半导体封装结构的方法，包含下列步骤检测一 芯片的一主动面，以及形成一缓冲层于该芯片上。为让本专利技术的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施 例配合附图进行详细说明。附图说明图1为本专利技术实施例的示意图2为本专利技术实施例中，另一实施态样的示意图；以及 图3为本专利技术的另一实施例的流程图。主要元件符号说明1:半导体封装结构 10:芯片100:衬垫 101:主动面5104:激光窗 11:导电部 2:电路板102:保护层103:重新分配层 105:凸块下金属层12:緩沖层20:衬垫具体实施例方式以下将通过实施例来揭露本专利技术的，其具有一 緩冲层，适可填补在激光修补时所造成的激光窗，并可避免因半导体封装结构的各 元件因热膨胀系数不同所造成的不良影响。本专利技术的实施例并非用以限制本专利技术须 在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例 的说明仅为阐释本专利技术的目的，而非用以限制本专利技术。须说明者，以下实施例及附 图中，与本专利技术非直接相关的元件已省略而未绘示；且图式中各元件间的尺寸关仅 为求容易了解，非用以显示实际比例。本专利技术的一实施例如图1所示，为一半导体封装结构1及与其电性连接的电 路板2的示意图，半导体封装结构1包含芯片10、导电部11及緩冲层12。其中， 芯片10具有衬垫100,而导电部11形成于芯片10上， 一端与芯片10的村垫100 电性连接，而另一端与电路板2上的衬垫20电性连接，使半导体封装结构1与电 路板2可通过导电部11形成电性连接。緩冲层12形成于芯片10的一主动面101 上，且至少局部包覆导电部11。在本实施例中，导电部ll可为凸块、锡球或其组 合，而緩冲层12为一可靠度增进层(reliability enhanced layer)，其材料可 选自B阶段胶(B-s tage ge 1 )、底部填充剂(underf i 11 )、不导电胶(Non conduct i ve paste, NCP)及聚酰亚胺(polyiraide)，上述材料的热膨胀系数(coefficient of thermal expansion)较佳介于3. 5—50ppm之间，而模量(modulus)需低于5Gpa, 但不以此为限。于本实施例的其中一种实施态样中，芯片10更可包含一保护层102、 一重新 分配层103、激光窗104及一凸块下金属层(under bump metal ) 105，保护层102 用以覆盖衬垫100及重新分配层103，而由于重新分配层103可使导电部11不需 迁就衬垫100的位置设置，故保护层102在覆盖衬垫100及重新分配层103的同时， 可在适当位置形成有一开口，局部暴露出重新分配层103，并供导电部11设置， 使得导电部11可对应电性连接至衬垫100。而保护层102覆盖于衬垫100及重新分配层103后，便可形成芯片IO的主动面IOI。此外，凸块下金属层105至少形成于重新分配层103与导电部11间，俾使导 电部11通过凸块下金属层105与重新分配层103电性连接，其中凸块下金属层105 的材料可选自下列群组钛化鵠(TiW)、钛铜镍(Ti-Cu-Ni )、铬铜镍(Cr-Cu-Ni )、 钛金铂(Ti-Au-Pt)及铬金钯(Cr-Au-Pd),但不以此为限；而该重新分配层103 具有一阻抗值，该阻抗值具有阻抗匹配，典型状况为，该阻抗值可为75欧姆、50 欧姆或28欧姆等等阻抗值，但并不以此为限。藉此，该重新分配层103可于传导 电流时，确保较佳传导特性。须注意的是，视实际的结构设计，导电部ll亦可不 通过重新分配层103及凸块下金属层105，而直接与芯片10的衬垫100电性连接， 同样可达到电性连接的目的，在此不作限定。若在制程中需要以激光光修复特定晶粒，则势必会在主动面101上局部形成 有激光窗(laser window) 104。本专利技术的特色在于，緩冲层12适可填充于激光窗 104中，避免芯片10未来于激光窗104位置产生氧化现象。图2所示为本实施例 的另一种实施态样，緩冲层12更可填满于电路板2与半导体封装结构1之间，并 完全包覆导电部11。综上所述，在本实施例中，本专利技术的半导体本文档来自技高网...

【技术保护点】
一种半导体封装结构，包含：　一芯片，具有至少一衬垫；　一导电部，形成于该芯片上，与该至少一衬垫电性连接，使该半导体封装结构藉由该导电部与该一电路板电性连接；以及　一缓冲层，形成于该芯片的一主动面上，且至少局部包覆于该导电部 。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄祥铭，刘安鸿，李宜璋，蔡豪殷，何淑静，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]