控制电路及驱动系统技术方案

本发明专利技术提供一种控制电路及驱动系统，该控制电路包括：Ｐ型晶体管、Ｎ型晶体管、电感、电容、第一处理模块及第二处理模块。Ｐ型晶体管耦接于第一操作电压与第一节点之间。Ｎ型晶体管耦接于第一节点与第二操作电压之间。电感耦接于第一节点与第二节点之间。电容耦接于第二节点与第二操作电压之间。第一处理模块处理参考电压以及第二节点的电压，并根据处理后的结果控制Ｐ型晶体管。第二处理模块根据参考电压、第二节点的电压以及第一处理模块的处理结果控制Ｎ型晶体管。本发明专利技术所述的控制电路及驱动系统，在驱动系统由操作模式转换为省电模式时，控制电路可快速降低操作电压。

【技术实现步骤摘要】

本专利技术有关于一种控制电路，特别有关于一种具有合适(adaptive)的不连续导通模式(Discontinuous Conduction Mode; DCM)的控制电路。
技术介绍
近年来，制程越来越先进，由0.35jim降到0.18jim,未来 更会朝向0.13 pm,甚至90纳米方向发展。电子电路的设计也会更高频、更高速。目前电子产品的功能越来越多。各功能对 电源的需求也各不相同。举例而言，移动电话不仅具有通话的功能，其还包括PDA、 数字相机、音乐播放器及全球定位系统(GPS)功能。不同的功能 需要不同的电源。因此，直流-直流电压转换器(DC to DC Converter, DC/DC)就显得很重要。直流-直流电压转换器调整一 输入电压的电平，并将调整后的结果提供予相对应的子系统。为了减少电子产品的电力损耗，当电子产品不使用时，电 子产品便自动进入省电模式。在省电模式下，各子系统所需的 操作电压也会随着降低。然而，若欲降低直流-直流电压转换器 的输出电压，则需较长的等待时间，方能降低直流-直流电压转 换器的输出电压。
技术实现思路
本专利技术提供一种控制电路，包括，一P型晶体管、一N型晶 体管、 一电感、 一电容、 一第一处理模块以及一第二处理模块。 P型晶体管耦接于一第一操作电压与一第一节点之间。N型晶体管耦接于该第一节点与一第二操作电压之间。电感耦接于该第 一节点与一第二节点之间。电容耦接于该第二节点与该第二操作电压之间。第一处理模块处理一参考电压以及该第二节点的 电压，并根据处理后的结果控制该P型晶体管。第二处理模块 根据该参考电压、该第二节点的电压以及该第 一处理模块的处理后的结果控制该N型晶体管。本专利技术还提供一种驱动系统，包括一控制电路以及一负载。 控制电路包括，一P型晶体管、一N型晶体管、 一电感、 一电容、 一第一处理模块以及一第二处理模块。P型晶体管耦接于一第 一操作电压与一第一节点之间。N型晶体管耦接于该第一节点 与一第二操作电压之间。电感耦接于该第一节点与一第二节点 之间。电容耦接于该第二节点与该第二操作电压之间。第一处 理模块处理 一 参考电压以及该第二节点的电压，并根据处理后 的结果控制该P型晶体管。第二处理模块根据该参考电压、该 第二节点的电压以及该第 一 处理模块的处理后的结果控制该N型晶体管。负载根据该第二节点的电压而动作。本专利技术所述的控制电路及驱动系统，在驱动系统由操作模 式转换为省电模式时，控制电路可快速降低操作电压。附图说明图l为本专利技术的驱动系统的示意图。 图2为反相输出信号^的时序图。图3为节点B的电压状态。 图4为控制电路110的操作模式。具体实施例方式为让本专利技术的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。图1为本专利技术的驱动系统的示意图。如图所示，驱动系统10 0 包括控制电^各110以及负载120。控制电路110才艮据负载120的大 小，提供合适的驱动电压予负载120。举例而言，当驱动系统IOO 操作在正常模式时，负载120较大，故控制电路110提供较大的 驱动电压予负载120。相反地，当驱动系统100由正常才莫式进入 省电模式时，负载120变小，故控制电路110提供较小的驱动电 压予负载120，当该负载120所需的电流变小时，则该控制电^各 IIO操作在一不连续导通模式，当该负载120所需的电流变大时， 则该控制电路110操作在一连续导通模式。在一实施例中，上述 驱动电压可为B点的电压。在图l中，控制电路110包括，晶体管PO、晶体管NO、电感 L、电容C以及处理才莫块111及113。晶体管PO为一P型晶体管， 其耦接于操作电压VDD与节点A之间。晶体管NO为一N型晶体 管，其耦接于节点A与操作电压VSS之间。电感L耦接于节点A 与节点B之间。电容C耦接于节点B与操作电压VSS之间。在一 实施例中，上述才喿作电压VSS可为接地电压。处理模块lll处理参考电压Vref以及节点B的电压VB,并根 据处理后的结果控制晶体管PO。在本实施例中，处理模块lll 由比较器115所构成。比较器115比较参考电压Vref以及节点B 的电压VB,并根据比较结果控制晶体管PO。举例而言，当节点B的电压VB小于参考电压Vref时，比较 器115导通晶体管P0，用以对电容C进行充电。当节点B的电压 VB大于参考电压Vref时，比较器115不导通晶体管PO,用以停 止对电容C充电。在图l中，符号SC代表比较器115所产生的比 较结果。处理模块113根据参考电压Vref、节点B的电压VB以及处理7模块111的处理结果SC控制晶体管N0。在本实施例中，处理模 块113包括比较单元130、逻辑门140及逻辑门150。比较单元130比较参考电压Vref以及节点B的电压VB。逻辑 门140根据比较单元130的比较结果，产生输出信号Vo予逻辑门 150。逻辑门150根据输出信号Vo以及比较器115的比较结果SC 控制晶体管NO。当晶体管NO被导通时，便可使电容C进行放电。 在本实施例中，逻辑门140为一与非门(NAND gate),逻辑门150 为一或(OR)门。在其它实施例中，可利用其它逻辑组合取代逻 辑门140及逻辑门150。在本实施例中，晶体管PO与晶体管NO不 会同时导通。在本实施例中，比较单元130具有比较器131及比较器133, 用以构成 一 窗形比4交器(window comparator)。々支设，窗形比较 器的偏移量(offset)为AV，则比较器131及比较器133的偏移量分 别为±爷。在本实施例中，比较器131及比较器133的偏移量均大 于比较器115的偏移量。在一可能实施例中，比较器115的偏移 量为10mV，比较器131及比较器133的偏移量均为25mV。上述 比较单元130根据所接收的参考电压Vref建立一偏移量为AV的 窗口 (Window),如图2所示。图2为反相输出信号S的时序图，其纵轴为反相输出信号 5,横轴为电压VB。如图所示，由于比较器131及比较器133 的偏移量分别为±爷，因此，当节点B的电压VB小于(Vref-爷)时， 逻辑门140的输出信号Vo为高电平，亦即图2反相输出信号^为 低电平。当逻辑门140的输出信号Vo为高电平时，逻辑门150亦 会输出高电平，用以导通晶体管NO。当晶体管NO被导通时，便可对电容C进行放电。因此，节 点B的电压VB便会开始快速地下降。由于晶体管NO被导通，故 控制电路110操作在连续导通模式(Continuous ConductionMode)。当(Vref-爷)〈VB〈(Vref+f)时，逻辑门140的输出信号Vo为 低电平，亦即图2反相输出信号^为高电平。当逻辑门140的输 出信号Vo为低电平时，且比较器115的比较结果SC为低电平(此 时电压VB小于参考电压Vref)，逻辑门150亦会输出低电平，用 以不导通晶体管NO。因此，电容C停止快速放电。此时，控制 电3各IIO才喿作在不连续导通才莫式(Discontinuous Conduction Mode)。当节点B的电压V B大于(Vr e f +爷)时，逻辑门14 0的输出信号 Vo为高电平，亦即图2反相输出信号^本文档来自技高网...

【技术保护点】
一种控制电路，其特征在于，包括：　一Ｐ型晶体管，耦接于一第一操作电压与一第一节点之间；　一Ｎ型晶体管，耦接于该第一节点与一第二操作电压之间；　一电感，耦接于该第一节点与一第二节点之间；　一电容，耦接于该第二节点与该第 二操作电压之间；　一第一处理模块，处理一参考电压以及该第二节点的电压，并根据处理后的结果控制该Ｐ型晶体管；以及　一第二处理模块，根据该参考电压、该第二节点的电压以及该第一处理模块的处理后的结果控制该Ｎ型晶体管。

【技术特征摘要】

【专利技术属性】
技术研发人员：李永胜，王昆琪，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]