电平转换装置与方法制造方法及图纸

本发明专利技术提出一种电平转换装置与方法，该电平转换装置包含：第一电平转换电路，用以接受第一工作电压电平的输入，转换成正反相的第二工作电压电平；以及输出级电路，其根据该正反相的第二工作电压电平相互间的电位高低，而产生输出。

【技术实现步骤摘要】

本专利技术涉及一种电平转换装置(Level Shift Device),尤指一种能提供 工作周期相近的电平转换装置及其方法。
技术介绍
为求节省能耗，目前趋势是调降电路芯片的内部工作电压(例如1. 2V甚 至更低)，但芯片与芯片之间的沟通电压则仍须在较高的电压(例如3.3V) 上执行。因此，必须使用电平转换装置来作为芯片的输入输出接口电路，以 将芯片内部的较低的工作电压转换成芯片间沟通用的较高的工作电压。先前 技术中的电平转换装置10，其基本结构大致如图l所示，其中包括两个PMOS 晶体管Ml、 M2与两个NMOS晶体管M3、 M4。假设电路的目的是要将1. 2V的 内部电压转换成3. 3V，则电路中的输入IN可以使用1.2V的工作电压(下称 第一工作电压)，而VP2的电压可以是3. 3V (下称第二工作电压)。请同时参考图1与图2,此电路的工作方式如下。4叚设在时间TO时，电 路的初始状态为输入IN在第一工作电压的低电平(例如OV )，反相输入INB 在第一工作电压的高电平(例如1.2V)。由于反相输入INB在高电平，因此 丽OS晶体管M4导通，节点B通过腿OS晶体管M4接地，故位于OV的低电平； 因节点B的电压即等于输出OUT的电压，故输出OUT亦在OV (第二工作电压 的低电平)。且因为节点B在低电平，故PM0S晶体管M1导通，电压VP卩通过 PMOS晶体管Ml到达节点A,故节点A处于等同于VP2的高电平(第二工作电 压的高电平，例如3. 3V)。而由于节点A处于高电平，故PMOS晶体管MZ关 闭，VP2的电压不会影响输出OUT的电压。当此电路需要产生高压输出时，如图2时间Tl时所示，输入IN由低电 平改变成高电平，此时由于NM0S晶体管M3导通，因此节点A通过丽OS晶体 管M3接地，但在转换瞬时(transition state)之际，PMOS晶体管Ml也仍处 于导通状态，故VP2的电压仍然影响节点A,使该处的电压并不是立刻到达 低电平，而是从高电平緩慢下降；PMOS晶体管M2受节点A控制，故也随之5逐渐导通，直到时间T2时，PM0S晶体管M2完全导通，于是电压VP2才能 完全通过PM0S晶体管M2到达节点B,使输出电压OUT拉高至等同于VP2的 高电平，且同时，因节点B的电压到达高电平，故PM0S晶体管M1也才完全 关闭，使节点A稳定在0V的低电平。图2所示，为在PM0S晶体管Ml与对应的薩0S晶体管M3、 PM0S晶体管 M2与对应的画0S晶体管M4，其驱动力量;&此相当的情况下，所产生的理想 波形。但一般而言，在低压转高压的情况下，为确使NM0S晶体管M3、 M4的 力量大过PM0S晶体管Ml、 M2的力量，特别是考虑到当NM0S晶体管处于最劣 状况而PM0S晶体管处于最佳状况时，NM0S晶体管M3、 M4必须仍能驱动PM0S 晶体管M1、 M2，因此通常会将NMOS晶体管M3、 M4的宽度加大，使其驱动力 量增强。但如此一来，PM0S晶体管Ml的驱动力量弱于对应的丽0S晶体管M3、 PM0S晶体管M2弱于对应的丽0S晶体管M4,将导致产生图3所示的波形，其 中电平转换装置的输出信号自低电平转换至高电平的时间，远较其自高电平 转换至低电平的时间来得慢，请见时间T2， T3, T4， T5。请参阅图4，当高低电平转换的时间不相称时，将导致高低电平的工作 周期不相等(TL〉TH)(换言之，信号的上升与下降的时间不相同)。若将此电 平转换装置应用至DDRDRAM或其相关类似产品时，由于信号的上升与下降缘 都具有重大意义，因此高低电平的工作周期不相等，将严重影响如频率信号、 数据信号、数据取样(data strobe)信号等的正确性。若欲保障信号正确， 则信号的处理时间如前置时间(set-up time)和保持时间(hold time)等都必 须延长，降低电路的性能。因此，有必要提出 一种能提供输出高低电平工作周期相近的电平转换装置。
技术实现思路
本专利技术之第 一 目的在提供一种能保持输出高低电平工作周期相近的电平 转换装置。本专利技术之第二目的在提供一种电平转换方法。为达上述之目的，本专利技术提供了一种电平转换装置，包含第一电平转 换电路，用以接受第一工作电压电平的输入，转换成正反相的第二工作电压 电平；以及输出级电路，其根据该正反相的第二工作电压电平相互间的电位6高低，而产生输出。在前述电平转换装置中，其输出级电路，例如可为比较器、或另一电平 转换电路。此外，本专利技术也提供了一种电平转换方法，包括将第一工作电压电平 的输入，转换成正反相的第二工作电压电平；以及根据该正反相的第二工作 电压电平间的相互关系，决定输出电平。上述电路与方法中，较佳地，当正相的第二工作电压电平高于反相的第 二工作电压电平时，输出为高电平；当反相的第二工作电压电平高于正相的 第二工作电压电平时，输出为低电平。下面藉由具体实施例详加说明，应当更容易了解本专利技术的目的、技术内 容、特点及其所达成的功效。附图说明图1为先前技术的电平转换装置的电路图。图2为先前技术的电平转换装置的输入输出发生变换时的对应时间图。图3与图4说明先前技术所遭遇的问题的示意图。图5为根据本专利技术第一实施例的电平转换装置的电路图。图6绘示出图5电路的输入输出发生变换时的对应时间图。图7为根据本专利技术第二实施例的电平转换装置的电路图。图8绘示出图7电路的输入输出发生变换时的对应时间图。主要组件符号说明10 电平转换装置30 比较器100电平转换装置A， B节点INB 反相输入M5, M6, M7， M8晶体管0UTB反相输出具体实施例方式20 电平转换电路 40 电平转换电路 200电平转换装置 IN 输入Ml， M2, M3， M4晶体管 OUT输出VP2第二工作电压7在以下所有实施例中，为便利说明起见，假设第一工作电压的高电平为1.2V,低电平为0V，而第二工作电压VP2的高电平为3. 3V，低电平为OV; 输入信号与输出信号例如皆为频率信号，其高电平本质上分别等同于第一工 作电压与第二工作电压的高电平。但当然，本专利技术并不局限于此，而可适用 于任何电压电平间的转换，且输入与输出信号也不限于为频率信号，而可为 数据或其它信号。请参考图5,此为本专利技术第一实施例的示意电路图。如图所示，在本实 施例的电平转换装置100中，除了基本的一对PMOS晶体管M1、M2和一对NMOS 晶体管M3、 M4外(以上构成基本的电平转换电路20)，另外包括有一个根据 节点A、 B间的电位差异，来决定实际输出OUT的电平的输出级电路。此输出 级电路有多种可能的实施态样，在本实施例中以比较器30来实现该输出级电 路，但本专利技术并不局限于此。请参考图6并对照图5，当输入IN的状态由低电平(OV)改变成高电平 (1.2V)时，节点A的电位快速下降、节点B的电位緩慢上升。由于整个电 路的输出OUT并不是由节点B直接输出，而是经过比较器30将节点A、 B间 的电位作比较后的结果，因此必须等到节点B的电位超过节点A之后，输出 OUT的电压才转换成高电平(3. 3V)，如时间点T1所示。然而，当输入IN的状态由高电平改变成低电平时，必须等到节点B的电 位低于节点A之后，输出OUT的电压才转换本文档来自技高网...

【技术保护点】
一种电平转换装置，包含：　一第一电平转换电路，用以接受第一工作电压电平的输入，转换成正反相的第二工作电压电平；以及　一输出级电路，其根据该正反相的第二工作电压电平相互间的电位高低，而产生输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈逸琳，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]