【技术实现步骤摘要】
【技术保护点】
一种利用VLSI实现128位密钥长度AES算法的装置,包括微处理器接口模块、密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器,其特征在于微处理器接口模块和微处理器相连接,接收来自微处理器的命令和数据;微处理器接口模块分别和密钥扩展模块、加密运算模块、解密运算模块、密钥轮数选择器、数据输出选择器和状态输出选择器相连接,以控制密钥扩展模块、加密运算模块和解密运算模块的运行,并负责控制密钥轮数选择器、状态输出选择器、数据输出选择器,将运算结果对外部微处理器输出;密钥扩展模块的密钥轮数输入与密钥轮数选择器输出连接;密钥扩展模块状态输出与微处理器接口模块连接;密钥扩展模块轮密钥输出同时与加密运算模块的轮密钥输入、解密运算模块的轮密钥输入连接;加密运算模块的密文输出与数据输出选择器连接;加密运算模块的状态输出与状态输出选择器连接;解密运算模块的明文输出与数据输出选择器连接;解密运算模块的状态输出与状态输出选择器连接。
【技术特征摘要】
【专利技术属性】
技术研发人员:王祖强,桑涛,李运田,李春蕾,姜伟,
申请(专利权)人:山东大学,
类型:发明
国别省市:88[中国|济南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。