具有非易失性阈值电压偏移补偿的低功率低温CMOS电路制造技术

提供了与具有非易失性阈值电压偏移补偿的低功率低温CMOS电路相关的系统和方法。一种系统(700)包括被配置为在低温环境(<300K)中操作的多个器件(760)，其中与多个器件(760)相关联的阈值电压的第一分布具有第一值，该第一值指示阈值电压的扩展度测量。该系统(700)还包括控制逻辑(712,714)，其被耦合到多个器件(760)中的每个器件，该控制逻辑被配置为修改(714out)与多个器件(760)中的每个器件相关联的阈值电压，使得第一分布被改变为第二分布，该第二分布具有阈值电压的扩展度测量的第二值，该第二值表示多个器件的阈值电压之间的较低变化。低变化。低变化。

【技术实现步骤摘要】
【国外来华专利技术】具有非易失性阈值电压偏移补偿的低功率低温CMOS电路

技术介绍

[0001]用于电子设备(诸如数字处理器)中的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。使用基于CMOS技术的处理器和相关部件的另一种方法是使用基于超导逻辑的器件。基于超导逻辑的器件也可以用于处理量子信息，例如量子位。

技术实现思路

[0002]在一个方面中，本公开涉及一种系统，该系统包括被配置为在低温环境中操作的多个器件，其中与多个器件相关联的阈值电压的第一分布具有第一值，该第一值指示阈值电压的扩展度测量。该系统还可以包括控制逻辑，其被耦合到多个器件中的每个器件，该控制逻辑被配置为修改与多个器件中的每个器件相关联的阈值电压，使得第一分布被改变为第二分布，该第二分布具有阈值电压的扩展度测量的第二值，该第二值表示多个器件的阈值电压之间的较低变化。
[0003]在另一方面中，本公开涉及包括具有相关联的阈值电压的多个器件的系统中的方法。该系统可以包括在低温环境中操作集成电路的同时确定多个器件的阈值电压之间的变化，其中多个器件中的每个器件包括浮置栅极。该方法还可以包括通过以下方式修改与所述多个器件的至少子集相关联的阈值电压：(1)将电荷注入到相应的浮置栅极中，或者(2)从相应的浮置栅极去除电荷，使得多个器件的阈值电压之间的变化被降低。
[0004]在又一方面中，本公开涉及一种系统，该系统包括第一集成电路，第一集成电路包括量子器件，该量子器件包括多个量子位栅极，其中量子器件被配置为在低温下操作。该系统还可以包括第二集成电路，其被配置为在低温下操作，其中第一集成电路被耦合到第二集成电路。第二集成电路可以包括多个器件，其中与多个器件相关联的阈值电压的第一分布具有第一值，该第一值指示阈值电压的扩展度测量。第二集成电路还可以包括控制逻辑，其被耦合到多个器件中的每个器件，该控制逻辑被配置为修改与多个器件中的每个器件相关联的阈值电压，使得第一分布被改变为第二分布，该第二分布具有阈值电压的扩展度测量的第二值，该第二值表示多个器件的阈值电压之间的较低变化。
[0005]提供本
技术实现思路
是为了以简化形式介绍概念的选择，这些概念将在下面的详细描述中进一步描述。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护主题的范围。
附图说明
[0006]本公开以示例的方式示出，并且不受附图的限制，其中相似的附图标记指示相似的元素。图中的元素是为了简单和清楚而示出的，不一定按比例绘制。
[0007]图1示出了根据一个示例的具有阈值电压偏移补偿的器件；
[0008]图2示出了根据一个示例的具有阈值电压偏移补偿的另一器件；
[0009]图3示出了根据一个示例的具有阈值电压偏移补偿的又一器件；
[0010]图4示出了根据一个示例的包括具有阈值电压偏移补偿的器件的系统；
[0011]图5示出了示出偏移补偿之前和之后的阈值电压的分布的直方图；
[0012]图6示出了根据一个示例的方法的流程图；
[0013]图7示出了根据一个示例的用于控制量子位的系统；并且
[0014]图8示出了根据一个示例的包括低温CMOS控制芯片、量子位芯片和谐振器芯片的公共基板。
具体实施方式
[0015]现代计算技术在很大程度上受到使用互补金属氧化物半导体(CMOS)场效应晶体管进行计算所消耗的功率和产生的热量的限制。晶体管消耗的功率(P)包括与器件的充电和放电以及互连电容C相关联的静态(泄漏)和动态分量，(P＝CV^2f)，其中V是电压，f是时钟频率。许多处理器和存储器子系统限制时钟速率，以便将功率消耗保持在可管理的级别。
[0016]对于数据中心应用，解决功率消耗的一种可能方法是冷却晶体管，从而首先减少晶体管的静态泄漏(通过冻结移动载流子和亚阈值区域中的热激活迁移)，并且还利用随着温度降低由电子
‑
光子散射受到抑制而导致的载流子迁移率的增加。增加的迁移率导致晶体管的导通和关断状态之间的更陡峭的过渡，从而使覆盖器件工作范围所需的电源电压变窄。低温操作通过减少抑制亚阈值摆动的电源需求而提供进一步的动态功率节省，即，即使在晶体管被偏置低于阈值时仍然存在的热激活迁移。
[0017]然而，低温计算带来了至少两个挑战。首先，随着温度降低，阈值电压V
TH
增加，从而需要更大的电源电压V
DD
来补偿。阈值电压V
TH
的这种增加可以在一定程度上通过在代工厂制造期间调节掺杂剂浓度和电介质厚度来补偿。然而，这样的晶体管在环境非低温温度下不能很好地工作。第二，也是更具限制性的是，阈值电压V
TH
在晶体管之间的变化意味着电源电压只能降低到阈值电压V
TH
的变化所允许的程度。也就是说，需要足够的电压摆动，以确保所有晶体管可以从完全关断切换到完全导通状态。尽管低温冷却通过减少光子散射来增加载流子迁移率，但原子尺度无序也会导致散射和产生偏移电荷，从而在跨管芯的阈值电压V
TH
中产生显著变化。此外，阈值电压波动随着温度降低和器件特征尺寸变小而变大。这些限制意味着在许多情况下，当考虑到产生冷却的功率成本时，低温冷却CMOS器件通常不是实现净功率节省的可行方法。然而，如果可以解决偏移电荷问题，使得阈值电压V
TH
分布可以变得更窄，则在低温下迁移率的增加和跨导的增加可以导致显著的功率节省。
[0018]本公开的特定示例试图通过在低温下主动补偿偏置电荷来解决晶体管阈值电压的变化。各种机制(包括福勒
‑
诺德海姆隧穿(FNT)和热载流子注入(HCI))可以用于此目的。示例FNT过程可以包括通过施加大电压偏置(例如，几伏特)来使电荷隧穿穿过薄电介质。还可以通过产生具有高于电介质的带隙的能量的载流子来将电荷添加到栅极电容，从而有效地实现过势垒迁移。这些热载流子态可以利用FET沟道中的大电场产生，从而将载流子注入到栅极电容上，其能量远高于费米能级(在深度过驱动极限中)。通过势垒(FNT)和过势垒(HCI)过程两者可以用于以非易失性的方式修改浮置栅极电容器上的电荷。因此，在这样的示例中，在电荷被沉积或去除之后，即使在没有外部功率的情况下，电荷状态也保持不变。
[0019]图1示出了根据一个示例的具有阈值电压偏移补偿的器件100。器件100可以形成在衬底102之上。器件100还可以包括p型区域104、n型区域106和另一n型区域108。在该示例
中，器件100被形成为用作NPN晶体管。然而，器件100可以是任何其他类型的晶体管(例如，PNP晶体管)、晶闸管、热敏电阻或以与晶体管类似的方式操作的任何其他半导体开关或器件。此外，器件100可以是金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET)、绝缘栅场效应晶体管(IGFET)或任何其他类型的晶体管。此外，可以使用半导体处理步骤来形成器件100，该半导体处理步骤包括形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于与量子位栅极接口连接的系统，包括：多个器件，被配置为在低温环境中操作，其中与所述多个器件相关联的阈值电压的第一分布具有第一值，所述第一值指示所述阈值电压的扩展度测量；以及控制逻辑，被耦合到所述多个器件中的每个器件，所述控制逻辑被配置为修改与所述多个器件的每个器件相关联的阈值电压，使得所述第一分布被改变为第二分布，所述第二分布具有所述阈值电压的所述扩展度测量的第二值，所述第二值表示所述多个器件的阈值电压之间的较低变化。2.根据权利要求1所述的系统，其中所述扩展度测量选自以下项之一：方差、标准差或范围。3.根据权利要求1所述的系统，其中所述多个器件中的每个器件包括浮置栅极。4.根据权利要求3所述的系统，其中所述系统包括电荷泵，其中所述多个器件中的每个器件包括用于经由所述电荷泵接收修整电压的端子，并且其中所述控制逻辑还被配置为通过将电荷注入到所述浮置栅极中或者从所述浮置栅极去除电荷来修改与所述多个器件的每个器件相关联的阈值电压。5.根据权利要求3所述的系统，其中所述系统包括电荷泵，并且其中所述多个器件中的每个器件包括用于经由所述电荷泵接收电压的栅极端子，并且其中所述控制逻辑还被配置为通过将电荷注入到所述浮置栅极中或者从所述浮置栅极去除电荷来修改与所述多个器件中的每个器件相关联的阈值电压。6.根据权利要求3所述的系统，其中所述系统包括电荷泵，并且其中所述多个器件中的每个器件包括被耦合到分离栅极的端子，用于经由所述电荷泵接收修整电压，并且其中所述控制逻辑还被配置为通过将电荷注入到所述浮置栅极中或者从所述浮置栅极去除电荷来修改与所述多个器件中的每个器件相关联的阈值电压。7.根据权利要求3所述的系统，其中所述控制逻辑还被配置为确定与所述多个器件中的每个器件相关联的阈值电压。8.一种系统中的方法，所述系统包括具有相关联的阈值电压的多个器件，所述方法包括：在低温环境中操...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：