高速缓冲存储器、系统和数据存储方法技术方案

本发明专利技术的高速缓冲存储器是一种组相联方式的高速缓冲存储器，其中，具备由保持数据与标签的多个入口构成之多个通路（ｗａｙ）；第１保持机构，对每个通路保持表示应优先存储之数据种类的优先属性；第２保持机构，配备于多个通路中至少第１通路中，对该通路的每个入口保持表示保持在该入口中的数据种类之数据属性；和控制机构，优先从处理器输出的数据属性与第１保持机构中保持的优先属性一致的通路，执行入口的替换控制，所述控制机构还在高速缓冲存储器遗漏时，（ａ）在属于利用来自处理器的地址选择的组之入口中第１通路入口中存储有效的数据，（ｂ）该入口的数据属性与来自处理器的数据属性及第１通路的优先属性一致，并且（ｃ）在属于选择的所述组之入口中第１通路之外的其它通路之入口中没有有效数据的情况下，在该其它通路的入口中存储数据。

【技术实现步骤摘要】

本专利技术涉及一种存储多个数据处理的数据的。
技术介绍
作为为了高速访问主存储器、将高速缓冲存储器分割成块并再将各个块分配会合不同程序的技术，例如有专利文献l。专利文献l:特开昭62-144257号公报但是，在，技术中，因为将程序使用的块固定，所以即便其它块中有空区域，也不能有效利用。并且，在，骄间共享数据的情况下，由于需要共享f辨本身，所以在存在由全部禾歸所共享的数据的情况下，不能存储在高速缓冲存储器中，或者，不能向禾聘分配块。例如，在系统同时执行动态图像处理与声音处理的情况下，为了将声音处理的数据存储在高速缓冲存储器中，从高速缓冲存储器中逐出在动态图像处理中还需要滞留在高速缓冲存储器中之数据。结果，动态图像处理的,之高速缓冲存储器遗漏增加，在规定时间内动态图像处理不会结束。
技术实现思路
本专利技术的目的在于劍共一种在存储不同种类,的情况下、 一个数据处理不会对另一数据处a^成坏影响的使效率提高的。为了解决上述问题，本专利技术的高速缓冲存储器是一种组相联(setassociative)方式的高速缓冲存储器，其中，具备由保持数据与+礎的多个入口构成之多^H15各(way);第1保持机构，对 ^^持表示应优先存储之 种类的优先属性；第2保持机构，配备于多个illf各中至少第1 illE各中，对该il^各的每个入口保持表示保持在该入口中的数据种类之数据属性；和控制机构，优先从处理器输出的 属性与第1保持机构中保持的优先属性一致的S^各，执行入口 的替换控制，该控制机构还在高速缓冲存储器遗漏时，(a)在属于利用来自处理器 的地iih^择的组之入口中第1通路入口中存储有效的数据，(b)该入口的数据属性 与来自处理器的数据属tt^第1通路的优先属性一致，并且(c)在属于选择的戶/M 组之入口中第1 illE各之外的其它mS各^A口中没前效繊的情况下，在该其它 11^各的入口中存储 0根据该构成，因为顿具有优先属性的繊确fas各的同时，通路中的空入口存储具有其它属性的数据，所以可有效活用高速缓冲存储器。例如，在存储不 同种类数据的情况下， 一种数据处理不会对另一薩处理造成坏影响，从而可使 效率提高。若从处理器来看，则在同时执行不同数据处理的情况下， 一个数据处 理不会对另一 处理造跡影响，从而可使效率提高。这里，戶;Mf^属性也可基于禾iJ^的处理(process) ID。根据该构成，可舰i顿处理ID来代替原来的繊属性，使系统构成简化。这里，戶腿翻廣性也可基于船止的上位比特。根据该构成，尽管上位的比特与数据属性需要事先对应，但即便是没有处理 ID的系统也可简化构成。这里，也可从多个处理器访问戶腿高速缓冲存储器，所述数据属性基于处理 器序号。根据该构成，就多处理器系统而言，可对每个通路设定应优先的处理器，可 简化高速缓冲存储器的管理。这里，戶腿第1保持机构也可保持多馆先属性。丰艮据该构成，M应于一个优先属性的处理与对应于另一优先属性的处理排 4#也产生的情况等下，可进一步有效活用高速缓冲存储器的空入口。这里，也可以^^述高速缓冲存储器是指令高速缓冲存储器，具备无效化机 构，在处理消失时，对优先属性与该处理处理的数据属性一致:t31^各，无效化全 部入口的羅。禾艮据该构成，因为在处理消失时无效化到 未被访问的数据(指令)，所以 可进一步使利用效率提高。这里，臓各鹏也可具备臓第2保持机构。这里，也可以是所鹏制机构对齡通路具有判定机构，各判定机构具备第i判定部，判定属于禾,来自处理器的地:tjif，择的组之入口中、对ism^各之入口的数据是否有效；第2判定部，判定在高速缓冲存储器遗漏时、来自处理器的数 据属性、该入口的 属性、与对iSiil 各的优先属性是否一致；和第3判定部， 判定属于所述组的入口中、对应的通路之外的其它通路之入口的数据是否有效， 各判定机构在第1判定部判定为有效、第2判定部判定为一致、并且第3判定部判定为无效的情况下，向对应于由第3判定部判定为无效的入口属性;tm路的判定机构输出委托数据存储的委托信号，在M应于其它通路的判定机构输入委托信号的情况下，在属于利用来自处理器的地址戶;f^择的组之入口中、对应的通路:tA口中存储繊。另外，本专利技术的系统的特征在于具备第l处理器；用于第l.处理器的第一 l次高速缓冲存储器；第2处理器；用于第2处理器的第二 1次高速缓冲存储器； 和用于第1处理器和第2处理器的2次高速缓冲存储器，戶皿第一、第二 1次高 速缓冲存储器和2次高速缓冲存储器分别^il^高速缓冲存储器。这里，所述2 次高速缓冲存储器中的第1保持机构也可保持处理器序号，作为优先属性。根据该构成，可分阶段地实现高速缓冲存储器，在同时执行不同处理的情况 下， 一个处理不会对另一处Sit成坏影响，由此可使效率提高。另外，本专利技术的,存储方法是一种组相联方式的高速缓冲存储器之 存 储方法，该高速缓冲存储器具有由保持数据与标签的多个入口构成之多个通路 (way);第1保持机构，对^HI5鄉持标应优先存储之,种类的优先属性； 第2保持机构，配备于多个通路中至少第1通路中，对第1通路的*入口保持 表示保持在该入口中的数据种类之 属性；和控制机构，优先从处理器输出的 娜属性与第1保持机构中保持的优先属性一致的鄉各，执行入口的替换控制， 其特征在于具有选择步骤，在高速缓冲存储器遗漏时，利用来自处理器的地址 tt择離多1^1^各的入口的组；第1判定步骤，判定属于选择的组;tA口中、 第1 SS各的入口的,是否有效；第2判定步骤，判定i^A口的繊属性、来自 处理器的数据属性、与第1通路的优先属性是否一致；第3判定步骤，判定属于 选择的戶做组的入口中、第1 M^各之外的其它M之入口的聽是否有效；和存 储步骤，在第1判定步骤中判定为有效、第2判定步骤中判定为一致、并脂3 判定步骤中判定为无效的情况下，在属于0M组的入口中第1通路以外的其它通 路的入口中存储，。5根据该构成，由于W"具有优先属性的数据确^S路的同时，通路中的空入 口存储具有其它属性的ii^，所以可有效活用高速缓冲存储器。这里，也可以是戶腐数据属性包含未用作戶脱优先属性的第1数据属性，所 述数据存储方法还具有如下步骤，即在高速缓冲存储器遗漏的数据之数据属性是 第1 属性的情况下，若属于选#^骤中选择的组之入口中有未存储有效 的入口，贝赃i狄口中存储翻。这里，也可以是戶，数据属性包含用于在相同通路中共享多种数据的第2数 据属性，所述数据存储方法还具有如下步骤，即，在处理器的处理消失时，将保 持在第1保持机构中的优先属性中、表示关于该处理的繊种类之优先属性改写 麟2数据属性。另外，也可以是戶脱織存储方法还具有如下步骤，艮P，在处 理器的处理生成时，将保持在第1保持机构中的优先属性中、表示第2娜属性 之优先属性改写成标关于该处理的 种类之优先属性。根据该构成，通31)(寸应于此时的状况，动态地改写优先属性，可进一步有效 利用高速缓冲存储器，高速缓冲存储器的击中率变高。这里，也可以是所述高速缓冲存储器是指令高速缓冲存储器，所述数据存储 方法还具有如下步骤，在处理消失时，对优先属性与该处理处理的数据属性一致 :tiim，无效化全部入口的維根据该构成，可期待更高的高速缓冲存储器本文档来自技高网...

【技术保护点】
一种系统，其特征在于：具备　第１处理器；　用于第１处理器的第一１次高速缓冲存储器；　第２处理器；　用于第２处理器的第二１次高速缓冲存储器；和　用于第１处理器和第２处理器的２次高速缓冲存储器，　所述２次高速 缓冲存储器，是组关联方式的高速缓冲存储器，具备：　由保持数据与标签的多个入口构成的多个通路；　第１保持机构，对每个通路保持表示应优先存储之数据种类的优先属性；　第２保持机构，配备于多个通路中至少第１通路中，对该通路的每个入 口保持表示保持在该入口中的数据种类之数据属性；和　控制机构，使从处理器输出的数据属性与第１保持机构中保持的优先属性一致的通路优先，执行入口的替换控制，　所述控制机构还在高速缓冲遗漏时，（ａ）在属于通过来自处理器的地址选择的组之入 口中，在第１通路入口中存储有效的数据，（ｂ）该入口的数据属性与来自处理器的数据属性及第１通路的优先属性一致，并且（ｃ）在属于选择的所述组之入口中第１通路之外的其它通路之入口中没有有效数据的情况下，在该其它通路的入口中存储数据。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉冈志郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]