PMOS管的控制电路、功率开关电路及开关电源制造技术

本申请公开了一种PMOS管的控制电路、功率开关电路及开关电源，PMOS管的控制电路包括控制器以及驱动电路，驱动电路的第一端连接于控制器，驱动电路的第二端接地，驱动电路的第三端与PMOS管的源极连接，驱动电路的第四端与PMOS管的栅极连接；其中，控制器输出高电压时，控制驱动电路使得PMOS管的栅极接地，进而使得PMOS管开启；控制器输出低电压时，控制驱动电路使得PMOS管的栅极电压与源极电压相同，进而使得PMOS管关闭。本申请中的方案，通过设置驱动电路，以使得控制器输出高低电压时，能够实现有效控制PMOS管的开关，控制效果更好。控制效果更好。控制效果更好。

【技术实现步骤摘要】
PMOS管的控制电路、功率开关电路及开关电源


[0001]本申请涉及开关电源
，特别是涉及一种PMOS管的控制电路、功率开关电路及开关电源。

技术介绍

[0002]目前，一般是利用控制器通过拉高或拉低PMOS管的栅极的电平来控制PMOS管的开或关，以实现对功率电路的电源或信号进行导通或阻断。
[0003]但是，常用的控制器的输出电压一般是1.8V，当功率电路中的电压为高压(5V
‑
30V)时，控制器的电源需要与功率电路保持一致以保证功率电路的稳定性，然而控制器输出高电平并不能关闭PMOS管，无法控制PMOS管的开关。

技术实现思路

[0004]本申请至少提供一种PMOS管的控制电路、功率开关电路及开关电源，以解决上述问题。
[0005]本申请第一方面提供了一种PMOS管的控制电路，包括：控制器以及驱动电路，所述驱动电路的第一端连接于所述控制器，所述驱动电路的第二端接地，所述驱动电路的第三端与所述PMOS管的源极连接，所述驱动电路的第四端与所述PMOS管的栅极连接；其中，所述控制器输出高电压时，控制所述驱动电路使得所述PMOS管的栅极接地，进而使得所述PMOS管开启；所述控制器输出低电压时，控制所述驱动电路使得所述PMOS管的栅极电压与源极电压相同，进而使得所述PMOS管关闭。
[0006]在一些实施例中，所述驱动电路包括NMOS管、第一电阻、第二电阻以及第一电容，其中，所述NMOS管的栅极作为所述驱动电路的第一端，所述NMOS管的源极作为所述驱动电路的第二端，所述NMOS管的漏极经过所述第一电阻作为所述驱动电路的第三端，所述NMOS管的漏极还经过所述第二电阻作为所述驱动电路的第四端，所述第一电容连接于所述驱动电路的第三端和所述驱动电路的第四端之间。
[0007]在一些实施例中，所述第一电阻的阻值大于所述第二电阻的阻值。
[0008]在一些实施例中，所述驱动电路还包括第三电阻，所述第三电阻的一端与所述NMOS管的栅极连接，另一端与所述NMOS管的源极连接并接地。
[0009]在一些实施例中，所述控制电路还包括第二电容和第三电容，所述第二电容和所述第三电容并联，并联所述第二电容和所述第三电容的一端与所述PMOS管的漏极连接，另一端接地。
[0010]本申请第二方面提供了一种功率开关电路，包括：PMOS管，所述PMOS管的源极和漏极与外部电路连接；控制器以及驱动电路，所述驱动电路的第一端连接于所述控制器，所述驱动电路的第二端接地，所述驱动电路的第三端与所述PMOS管的源极连接，所述驱动电路的第四端与所述PMOS管的栅极连接；其中，所述控制器输出高电压时，控制所述驱动电路使得所述PMOS管的栅极接地，进而使得所述PMOS管开启；所述控制器输出低电压时，控制所述
驱动电路使得所述PMOS管的栅极电压与源极电压相同，进而使得所述PMOS管关闭。
[0011]在一些实施例中，所述驱动电路包括NMOS管、第一电阻、第二电阻以及第一电容，其中，所述NMOS管的栅极作为所述驱动电路的第一端，所述NMOS管的源极作为所述驱动电路的第二端，所述NMOS管的漏极经过所述第一电阻作为所述驱动电路的第三端，所述NMOS管的漏极还经过所述第二电阻作为所述驱动电路的第四端，所述第一电容连接于所述驱动电路的第三端和所述驱动电路的第四端之间。
[0012]在一些实施例中，所述第一电阻的阻值大于所述第二电阻的阻值；所述驱动电路还包括第三电阻，所述第三电阻的一端与所述NMOS管的栅极连接，另一端与所述NMOS管的源极连接并接地。
[0013]在一些实施例中，所述功率开关电路还包括第二电容和第三电容，所述第二电容和所述第三电容并联，并联所述第二电容和所述第三电容的一端与所述PMOS管的漏极连接，另一端接地。
[0014]本申请第三方面提供了一种开关电源，包括上述第二方面中的功率开关电路以及与所述功率开关电路连接的电源电路。
[0015]上述方案，提供一种PMOS管的控制电路，包括控制器以及驱动电路，驱动电路的第一端连接于控制器，驱动电路的第二端接地，驱动电路的第三端与PMOS管的源极连接，驱动电路的第四端与PMOS管的栅极连接；其中，控制器输出高电压时，控制驱动电路使得PMOS管的栅极接地，进而使得PMOS管开启，控制器输出低电压时，控制驱动电路使得PMOS管的栅极电压与源极电压相同，进而使得PMOS管关闭。本申请中的方案，通过设置驱动电路，以使得控制器输出高低电压时，能够实现有效控制PMOS管的开关，控制效果更好。
[0016]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0017]此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。
[0018]图1是本申请实施例中PMOS管的控制电路的一结构示意图；
[0019]图2是本申请实施例中驱动电路的一结构示意图；
[0020]图3是本申请实施例中驱动电路的另一结构示意图；
[0021]图4是本申请实施例中PMOS管的控制电路的另一结构示意图；
[0022]图5是本申请实施例中功率开关电路的结构示意图；
[0023]图6是本申请实施例中开关电源的结构示意图。
具体实施方式
[0024]下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0025]在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以
包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0026]本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。此外，本文中的“多”表示两个或者多于两个。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。另外，本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
[0027]如上述，常用的控制器的输出电压一般是1.8V，当功率电路中的电压为高压(5V
‑
30V)时，控制器的电源需要与功率电路保持本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PMOS管的控制电路，其特征在于，包括：控制器；以及驱动电路，所述驱动电路的第一端连接于所述控制器，所述驱动电路的第二端接地，所述驱动电路的第三端与所述PMOS管的源极连接，所述驱动电路的第四端与所述PMOS管的栅极连接；其中，所述控制器输出高电压时，控制所述驱动电路使得所述PMOS管的栅极接地，进而使得所述PMOS管开启；所述控制器输出低电压时，控制所述驱动电路使得所述PMOS管的栅极电压与源极电压相同，进而使得所述PMOS管关闭。2.根据权利要求1所述的控制电路，其特征在于，所述驱动电路包括NMOS管、第一电阻、第二电阻以及第一电容，其中，所述NMOS管的栅极作为所述驱动电路的第一端，所述NMOS管的源极作为所述驱动电路的第二端，所述NMOS管的漏极经过所述第一电阻作为所述驱动电路的第三端，所述NMOS管的漏极还经过所述第二电阻作为所述驱动电路的第四端，所述第一电容连接于所述驱动电路的第三端和所述驱动电路的第四端之间。3.根据权利要求2所述的控制电路，其特征在于，所述第一电阻的阻值大于所述第二电阻的阻值。4.根据权利要求2所述的控制电路，其特征在于，所述驱动电路还包括第三电阻，所述第三电阻的一端与所述NMOS管的栅极连接，另一端与所述NMOS管的源极连接并接地。5.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括第二电容和第三电容，所述第二电容和所述第三电容并联，并联所述第二电容和所述第三电容的一端与所述PMOS管的漏极连接，另一端接地。6.一种功率开关电路，其特征在于，包括：PMOS管，所述PMOS管的源极和漏极与外部电路连接；...

【专利技术属性】
技术研发人员：方洁青，
申请(专利权)人：深圳天珑无线科技有限公司，
类型：发明
国别省市：