半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件以及制造这种半导体器件的方法。所述半导体器件包括：有源层，该有源层包括与衬底间隔开的沟道并且在平行于衬底的表面的方向上延伸；栅极电介质层，该栅极电介质层形成在有源层之上；字线，该字线在栅极电介质层之上被横向定向以面对有源层，并且该字线包括低功函数电极和高功函数电极，该高功函数电极平行于低功函数电极；以及电介质覆盖层，该电介质覆盖层设置在高功函数电极与低功函数电极之间。电极与低功函数电极之间。电极与低功函数电极之间。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月12日提交的申请号为10
‑
2021
‑
0106512的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术的实施例涉及一种半导体器件，并且更具体地，涉及一种包括三维结构的存储单元的半导体器件以及制造该半导体器件的方法。

技术介绍

[0004]由于二维(2D)存储器件的集成度主要是基于由单位存储单元所占据的面积来确实的，因此它受到精细图案化技术的影响。精细图案化需要超高价格的设备，但在增大2D存储器件的集成度方面仍有限制。为了解决这个问题，提出了包括以三维布置的存储单元的三维存储器件。

技术实现思路

[0005]本专利技术的实施例涉及一种包括高度集成的存储单元的半导体器件，以及一种制造该半导体器件的方法。
[0006]根据本专利技术的一个实施例，一种半导体器件包括：有源层，该有源层包括与衬底间隔开的沟道并且在平行于衬底的表面的方向上延伸；栅极电介质层，该栅极电介质层形成在有源层之上；字线，该字线在栅极电介质层之上被横向定向以面对有源层，并且该字线包括低功函数电极和高功函数电极，该高功函数电极平行于低功函数电极；以及电介质覆盖层，该电介质覆盖层设置在高功函数电极与低功函数电极之间。
[0007]根据本专利技术的另一实施例，一种用于制造半导体器件的方法包括：在衬底的上部分之上形成与衬底竖向间隔开的有源层；在有源层之上形成栅极电介质层；在栅极电介质层之上形成低功函数电极；在低功函数电极的一侧上形成电介质覆盖层；以及在电介质覆盖层之上形成平行于低功函数电极的高功函数电极。
[0008]根据本专利技术的又一个实施例，一种用于制造半导体器件的方法包括：形成堆叠体，在该堆叠体中第一层间电介质层、第一牺牲层、有源层、第二牺牲层、以及第二层间电介质层以提及的顺序被堆叠；形成穿过堆叠体的第一开口；通过穿过第一开口使第一牺牲层和第二牺牲层凹陷来形成凹陷部；对由凹陷部暴露的有源层进行减薄；在所减薄的有源层之上形成第一栅极电介质层；在第一栅极电介质层之上形成部分地填充凹陷部的低功函数电极；通过对所述第一栅极电介质层的在所述低功函数电极的一侧上暴露的部分进行减薄来形成第二栅极电介质层；在第二栅极电介质层和低功函数电极的一侧之上形成电介质覆盖层；以及在电介质覆盖层之上形成填充凹陷部的剩余部分的高功函数电极。
[0009]根据本专利技术的又另一实施例，一种半导体器件包括：有源层，该有源层包括与衬底间隔开的沟道并且在平行于衬底的表面的方向上延伸；字线，该字线在有源层之上被横向
定向以面对有源层，并且字线包括低功函数电极和高功函数电极，该高功函数电极平行于低功函数电极；电介质覆盖层，该电介质覆盖层设置在高功函数电极与低功函数电极之间；第一栅极电介质层，该第一栅极电介质层设置在有源层与低功函数电极之间；第二栅极电介质层，该第二栅极电介质层设置在有源层与高功函数电极之间并且比第一栅极电介质层薄，其中，电介质覆盖层延伸以位于第二栅极电介质层与高功函数电极之间。
[0010]根据本专利技术的又一实施例，一种半导体器件包括：有源层，该有源层包括与衬底间隔开的沟道并且在平行于衬底的表面的方向上延伸；字线，该字线在所述有源层之上被横向定向以面对有源层，并且字线包括低功函数电极和高功函数电极，该高功函数电极平行于低功函数电极；单栅极电介质层，该单栅极电介质层在有源层与低功函数电极之间；以及双栅极电介质层，该双栅极电介质层位于有源层与高功函数电极之间，其中双栅极电介质层的一部分延伸以位于高功函数与有源层之间。根据本专利技术的又一实施例，一种用于制造半导体器件的方法，包括：形成包括有源层的堆叠体；形成竖向穿过堆叠体的第一开口；在有源层之上和之下的堆叠体内形成横向凹陷部，以使有源层的一部分暴露；对由凹陷部暴露的有源层进行减薄；形成部分填充凹陷部的低功函数电极；形成填充凹陷部的剩余部分的高功函数电极，以及形成设置在低功函数电极与高功函数电极之间的覆盖层。
附图说明
[0011]图1是示出根据本专利技术的实施例的存储单元的示意性透视图。
[0012]图2是图1的存储单元的截面图。
[0013]图3是示出根据本专利技术的实施例的半导体存储器件的示意性透视图。
[0014]图4是图3的竖向存储单元阵列(MCA_C)的截面图。
[0015]图5是双字线的边缘部分的截面图。
[0016]图6是根据本专利技术的另一实施例的半导体存储器件的截面图。
[0017]图7是示出根据本专利技术的另一实施例的半导体存储器件的示意性透视图。
[0018]图8A至图8I是示出根据本专利技术的实施例的用于形成双字线的方法的截面图。
[0019]图9A至图9I是示出根据本专利技术的实施例的用于形成位线和电容器的方法的截面图。
[0020]图10和图11是示出根据本专利技术的另一实施例的存储单元的示意性透视图。
具体实施方式
[0021]下面将参考附图更详细地描述本专利技术的实施例。然而，本专利技术可以以不同的形式实施并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将本专利技术的范围充分传达给本领域技术人员。在整个公开中，相类似的附图标记在本专利技术的各个附图和实施例中指代相类似的部分。
[0022]附图不一定按比例绘制，且在某些情况下，可以夸大比例来更清楚地图示实施例的各个元件。当第一层被称为在第二层“上”或者在衬底“上”时，它不仅可以指第一层直接形成在第二层或衬底上的情况，而且指第三层存在于第一层与第二层或衬底之间的情况。
[0023]根据下面描述的本专利技术的实施例，通过将存储单元竖向地堆叠，可以增大存储单元密度并且可以减小寄生电容。
[0024]下面要描述的本专利技术的实施例涉及其中字线可以包括低功函数电极和高功函数电极的三维(3D)动态随机存取存储器(DRAM)。低功函数电极可以与电容器相邻，而高功函数电极可以与位线相邻。低功函数电极可以包括多晶硅，而高功函数电极可以包括金属基材料。
[0025]由于低功函数电极的低功函数，可以在字线与电容器之间形成低电场，从而改善泄漏电流的问题。
[0026]高功函数电极的高功函数不仅可以形成高阈值电压，而且可以通过形成低电场来降低存储单元的高度，这在集成度方面是有利的。
[0027]图1是示出根据本专利技术的实施例的存储单元的示意性透视图。图2是图1所示的存储单元的截面图。
[0028]参考图1和图2，存储单元MC可以包括位线BL、晶体管TR和电容器CAP。晶体管TR可以包括有源层ACT、栅极电介质层GD1和GD2、以及双字线DWL。电容器CAP可以包括储存节点SN、电介质层DE和板式节点(plate node)PN。
[0029]位线BL可以具有在与衬底SUB的表面垂直的第一方向D1上延伸的柱形形状。有源层ACT可以具有在与第一方向D1相交的第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：有源层，所述有源层包括与衬底间隔开的沟道并且在平行于所述衬底的表面的方向上延伸；栅极电介质层，所述栅极电介质层形成在所述有源层之上；字线，所述字线在所述栅极电介质层之上被横向定向以面对所述有源层，并且所述字线包括低功函数电极和高功函数电极，所述高功函数电极平行于所述低功函数电极；以及电介质覆盖层，所述电介质覆盖层设置在所述高功函数电极与所述低功函数电极之间。2.如权利要求1所述的半导体器件，其中，所述电介质覆盖层延伸以覆盖所述高功函数电极的上表面和下表面。3.如权利要求1所述的半导体器件，其中，所述电介质覆盖层包括氧化硅。4.如权利要求1所述的半导体器件，其中，所述低功函数电极具有比硅的中间能隙功函数低的功函数，而所述高功函数电极具有比所述硅的中间能隙功函数高的功函数。5.如权利要求1所述的半导体器件，其中，所述低功函数电极包括掺杂有N型杂质的掺杂多晶硅。6.如权利要求1所述的半导体器件，其中，所述高功函数电极包括金属基材料。7.如权利要求1所述的半导体器件，其中，所述高功函数电极包括氮化钛、钨、或者氮化钛和钨的堆叠件。8.如权利要求1所述的半导体器件，其中，所述有源层包括半导体材料或氧化物半导体材料。9.如权利要求1所述的半导体器件，其中，所述有源层包括多晶硅、单晶硅、锗、硅
‑
锗、或铟镓锌氧化物。10.如权利要求1所述的半导体器件，其中，所述栅极电介质层包括：第一栅极电介质层，所述第一栅极电介质层设置在所述低功函数电极与所述有源层之间；以及第二栅极电介质层，所述第二栅极电介质层设置在所述高功函数电极与所述有源层之间并且比所述第一栅极电介质层薄，其中，所述电介质覆盖层延伸以设置在所述第二栅极电介质层与所述高功函数电极之间。11.如权利要求10所述的半导体器件，其中，所述电介质覆盖层以及所述第一栅极电介质层和所述第二栅极电介质层包括相同的材料。12.如权利要求11所述的半导体器件，其中，所述第一栅极电介质层和所述第二栅极电介质层中的每一者包括氧化硅、氮化硅、金属氧化物、金属氧氮化物、金属硅酸盐、高k材料、铁电材料、反铁电材料、或它们的组合。13.如权利要求1所述的半导体器件，其中，所述有源层还包括：第一源极/漏极区域，所述第一源极/漏极区域被设置在所述沟道的一侧；以及第二源极/漏极区域，所述第二源极/漏极区域被设置在所述沟道的另一侧，其中，所述第一源极/漏极区域与所述高功函数电极相邻，而所述第二源极/漏极区域与所述低功函数电极相邻。
14.如权利要求13所述的半导体器件，还包括：位线，所述位线耦接至所述第一源极/漏极区域；电容器，所述电容器包括耦接至所述第二源极/漏极区域的储存节点；位线接触节点，所述位线接触节点在所述位线与所述第一源极/漏极区域之间；以及储存接触节点，所述储存接触节点在所述电容器与所述第二源极/漏极区域之间，其中，所述位线与所述高功函数电极相邻，...

【专利技术属性】
技术研发人员：金俊植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：