半导体结构及半导体结构的制作方法技术

本发明专利技术涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构的制作方法，包括：提供衬底；在衬底上形成半导体柱；在半导体柱的中部侧壁上形成栅极；在环绕有栅极的半导体柱的上部和下部进行与半导体柱反型的掺杂注入，以形成源区和漏区。由于先形成了环绕半导体柱的栅极，然后进行掺杂注入形成源区和漏区，从而可以保证掺杂注入获得精确的位置，以此提高半导体结构的制作精度，从而改善半导体结构的使用性能。从而改善半导体结构的使用性能。从而改善半导体结构的使用性能。

【技术实现步骤摘要】
半导体结构及半导体结构的制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

[0002]随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。
[0003]动态随机存取存储器(dynamic random access memory，DRAM)是一种半导体存储器，其包括晶体管，相关技术中常用的晶体管为平面晶体结构，而垂直结构晶体管由于其工艺难度较大使用的范围相对较小。

技术实现思路

[0004]本专利技术提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
[0005]根据本专利技术的第一个方面，提供了一种半导体结构的制作方法，包括：
[0006]提供衬底；
[0007]在衬底上形成半导体柱；
[0008]在半导体柱的中部侧壁上形成栅极；
[0009]在形成有栅极的半导体柱的上部和下部进行与半导体柱反型的掺杂注入，以形成源区和漏区。
[0010]在本专利技术的一个实施例中，半导体柱为p型半导体材料，在半导体柱的上部和下部进行n型掺杂注入；或，半导体柱为n型半导体材料，在半导体柱的上部和下部进行p型掺杂注入。
[0011]在本专利技术的一个实施例中，采用等离子掺杂对半导体柱的上部和下部进行掺杂。
[0012]在本专利技术的一个实施例中，半导体结构的制作方法，还包括：
[0013]采用等离子掺杂对半导体柱的上部和下部进行掺杂之后，进行退火处理。
[0014]在本专利技术的一个实施例中，栅极为全环绕式栅极。
[0015]在本专利技术的一个实施例中，衬底内形成有位线，半导体柱位于位线上，半导体结构的制作方法，还包括，
[0016]在形成半导体柱之后，形成栅极之前，
[0017]在衬底内形成位线的位线金属硅化物。
[0018]在本专利技术的一个实施例中，半导体结构的制作方法，还包括：
[0019]在形成位线金属硅化物之前，
[0020]在半导体柱的侧壁上形成侧壁保护层。
[0021]在本专利技术的一个实施例中，形成侧壁保护层之后，在衬底内沉积金属材料并退火，以形成位线金属硅化物。
[0022]在本专利技术的一个实施例中，分别沿第一方向和第二方向在衬底上形成第一沟槽和第二沟槽，以形成多个独立设置的半导体柱，衬底内形成有沿第一方向延伸的位线，半导体柱位于位线上；
[0023]其中，第一沟槽的深度大于第二沟槽的深度。
[0024]在本专利技术的一个实施例中，第一方向垂直于第二方向。
[0025]在本专利技术的一个实施例中，栅极包括依次形成于半导体柱上的栅阻挡层和栅金属层。
[0026]在本专利技术的一个实施例中，在半导体柱的侧壁上形成栅极，包括：
[0027]在半导体柱的侧壁上形成侧壁保护层；
[0028]在侧壁保护层上形成阻挡层；
[0029]部分刻蚀侧壁保护层，以暴露半导体柱的上部和中部；
[0030]在半导体柱的中部形成栅阻挡层和栅金属层。
[0031]在本专利技术的一个实施例中，在半导体柱的上部侧壁和中部侧壁形成栅阻挡层，在栅阻挡层上形成栅金属层，去除述栅阻挡层的上部侧壁的栅金属层，去除半导体柱的上部侧壁的栅阻挡层，剩余的栅阻挡层和栅金属层作为栅极。
[0032]在本专利技术的一个实施例中，对半导体柱的上部和下部进行掺杂注入之前，还包括：
[0033]去除侧壁保护层和阻挡层。
[0034]在本专利技术的一个实施例中，利用离子束刻蚀工艺去除侧壁保护层和阻挡层。
[0035]在本专利技术的一个实施例中，形成侧壁保护层，包括：
[0036]在衬底上形成初始保护层，以使初始保护层掩埋半导体柱；
[0037]去除部分的初始保护层，覆盖半导体柱的初始保护层作为侧壁保护层。
[0038]在本专利技术的一个实施例中，对半导体柱的上部和下部进行掺杂注入之后，还包括：
[0039]在半导体柱之间形成终止保护层，以掩埋半导体柱和栅极；
[0040]其中，终止保护层位于半导体柱下方的初始保护层上。
[0041]根据本专利技术的第二个方面，提供了一种半导体结构，包括由上述的半导体结构的制作方法获得的半导体结构。
[0042]在本专利技术的一个实施例中，半导体柱在衬底上的单元配置尺寸大于或等于最小特征尺寸的平方的4倍。
[0043]本专利技术实施例的半导体结构的制作方法在衬底上形成垂直的半导体柱，并在半导体柱的侧壁中部上形成栅极，从而使得栅极形成对半导体柱侧壁中部的保护，从而可以利用栅极作为掩模实现对半导体柱的上部和下部进行与半导体柱反型的掺杂注入，以形成垂直晶体管。由于先形成了环绕半导体柱的栅极，然后进行掺杂注入形成源区和漏区，从而可以保证掺杂注入获得精确的位置，以此提高半导体结构的制作精度，从而改善半导体结构的使用性能。
附图说明
[0044]通过结合附图考虑以下对本专利技术的优选实施方式的详细说明，本专利技术的各种目标，特征和优点将变得更加显而易见。附图仅为本专利技术的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
[0045]图1是根据一示例性实施方式示出的一种半导体结构的制作方法的流程示意图；
[0046]图2是根据一示例性实施方式示出的一种半导体结构的制作方法形成半导体柱的第一方向的剖面结构示意图；
[0047]图3是根据一示例性实施方式示出的一种半导体结构的制作方法形成初始保护层的第二方向的剖面结构示意图；
[0048]图4是根据一示例性实施方式示出的一种半导体结构的制作方法形成金属硅化物的第一方向的剖面结构示意图；
[0049]图5是根据一示例性实施方式示出的一种半导体结构的制作方法形成阻挡层的第一方向的剖面结构示意图；
[0050]图6是根据一示例性实施方式示出的一种半导体结构的制作方法部分去除阻挡层的第一方向的剖面结构示意图；
[0051]图7是根据一示例性实施方式示出的一种半导体结构的制作方法形成栅金属层的第一方向的剖面结构示意图；
[0052]图8是根据一示例性实施方式示出的一种半导体结构的制作方法形成栅极的第一方向的剖面结构示意图；
[0053]图9是根据一示例性实施方式示出的一种半导体结构的制作方法形成栅极的第二方向的剖面结构示意图；
[0054]图10是根据一示例性实施方式示出的一种半导体结构的制作方法形成源区和漏区的第一方向的剖面结构示意图；
[0055]图11是根据一示例性实施方式示出的一种半导体结构的制作方法形成终止保护层的第一方向的剖面结构示意图；
[0056]图12是根据一示例性实施方式示出的一种半导体结构的制作方法形成终止保护层的第二方向的剖面结构示意图。
[0057]附图标记说明如下：
[0058]10、衬底；20、位线；21、金属硅化物；30、垂直本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供衬底；在所述衬底上形成半导体柱；在所述半导体柱的中部侧壁上形成栅极；在形成有所述栅极的所述半导体柱的上部和下部进行与所述半导体柱反型的掺杂注入，以形成源区和漏区。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体柱为p型半导体材料，在所述半导体柱的上部和下部进行n型掺杂注入；或，所述半导体柱为n型半导体材料，在所述半导体柱的上部和下部进行p型掺杂注入。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，采用等离子掺杂对所述半导体柱的上部和下部进行掺杂。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，还包括：采用等离子掺杂对所述半导体柱的上部和下部进行掺杂之后，进行退火处理。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述栅极为全环绕式栅极。6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底内形成有位线，所述半导体柱位于所述位线上，所述半导体结构的制作方法，还包括，在形成所述半导体柱之后，形成所述栅极之前，在所述衬底内形成所述位线的位线金属硅化物。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，还包括：在形成所述位线金属硅化物之前，在所述半导体柱的侧壁上形成侧壁保护层。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，形成所述侧壁保护层之后，在所述衬底内沉积金属材料并退火，以形成所述位线金属硅化物。9.根据权利要求1所述的半导体结构的制作方法，其特征在于，分别沿第一方向和第二方向在所述衬底上形成第一沟槽和第二沟槽，以形成多个独立设置的所述半导体柱，所述衬底内形成有沿所述第一方向延伸的位线，所述半导体柱位于所述位线上；其中，所述第一沟槽的深度大于所述第二沟槽的深度。10.根据权利要求9所述的半导体结构的制作方法，其特征...

【专利技术属性】
技术研发人员：韩清华，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：