【技术实现步骤摘要】
一种片内纹波采样电路
[0001]本专利技术涉及电源管理领域,尤其涉及一种片内纹波采样电路。
技术介绍
[0002]在BUCK型开关电源的DC
‑
DC转换器(以下简称BUCK型DC
‑
DC转换器)中,通常采用传统的纹波控制技术,通过串联较大阻值的等效串联电阻R
ESR
的输出电容获得电感电流信息。为了适应电子产品小型化、轻量化、高性能的发展方向,电容器的微小型化成为一种新的发展趋势。
[0003]但是,这种微小型电容具有较小阻值的等效串联电阻,无法提供足够的时间常数,从而产生电源次谐波振荡,导致输出电压稳定性较差。
技术实现思路
[0004]本专利技术实施例提供一种片内纹波采样电路,以解决BUCK型DC
‑
DC转换器电路使用小阻值的等效串联电阻R
ESR
易产生电源次谐波振荡,导致输出电压稳定性差的问题。
[0005]为了解决上述技术问题,本专利技术实施例是这样实现的:
[0006]本申请实施例提供一种片内纹波采样电路,该片内纹波采样电路应用于使用小阻值等效串联电阻R
ESR
的BUCK型DC
‑
DC转换器中,该片内纹波采样电路包括:电压相减电路、电压相加电路和目标采样电路。该片内纹波采样电路元器件包括:第一PMOS管M1至第十四PMOS管M
14
、第十五NMOS管M
15
至第十八NMOS管M
18
、第一电 ...
【技术保护点】
【技术特征摘要】
1.一种片内纹波采样电路,其特征在于,所述片内纹波采样电路应用于使用小阻值等效串联电阻R
ESR
的BUCK型DC
‑
DC转换器中,所述片内纹波采样电路包括:电压相减电路、电压相加电路和目标采样电路;所述片内纹波采样电路元器件包括:第一PMOS管M1至第十四PMOS管M
14
、第十五NMOS管M
15
至第十八NMOS管M
18
、第一电阻R1至第六电阻R6、电阻R
S
和电阻R
S2
、第一电容C
S
和第二电容C
S2
、电感L;所述电压相减电路,用于向所述目标采样电路输入第一纹波采样电压V
S1
和第二纹波采样电压V
S2
;并将所述第一纹波采样电压V
S1
和所述第二纹波采样电压V
S2
转换为电流后相减输出至所述电压相加电路;其中,所述第一纹波采样电压V
S1
包含所述电感L的直流信息和交流信息,所述第二纹波采样电压V
S2
只包含所述电感L的直流信息;所述电压相加电路,用于将反馈电压V
FB
转换为电流,并与所述电压相减电路的输出电流叠加,随后将叠加结果转换为电压以增加输入到开关比较器的纹波电压V
RAMP
;所述目标采样电路,并联在所述电感L的两端,用于过滤所述第一纹波采样电压V
S1
的交流信息,使得所述第二纹波采样电压V
S2
仅包含直流信息。2.根据权利要求1所述的片内纹波采样电路,其特征在于,所述电压相加电路包括:所述第一PMOS管M1至所述第四PMOS管M4、所述第九PMOS管M9至所述第十二PMOS管M
12
、所述第一电阻R1至所述第五电阻R5;所述第一PMOS管M1至所述第八PMOS管M8的栅极连接,所述第一PMOS管M1至所述第八PMOS管M8的源极依次连接至电源端VDD;所述第一PMOS管M1的栅极和漏极连接;所述第二PMOS管M2的漏极分别和所述第九PMOS管M9的源极以及所述第十PMOS管M
10
的源极连接;所述第九PMOS管M9的漏极和所述第一电阻R1以及所述第十二PMOS管M
12
的栅极连接;所述第十PMOS管M
10
的漏极和所述第二电阻R2以及所述第十一PMOS管M
11
的栅极连接;所述第三PMOS管M3的漏极和所述第五电阻R5以及所述第十一PMOS管M
11
的源极连接;所述第四PMOS管M4的漏极和所述第五电阻R5的另一端以及所述第十二PMOS管M
12
的源极连接;所述第十一PMOS管M
11
的漏极和所述第三电阻R3连接;所述第十二PMOS管M
12
的漏极和所述第四电阻R4连接,又通过A节点和所述电压相减电路的B节点连接;所述第一电阻R1、所述第二电阻R2、所述第三电阻R3、所述第四电阻R4的另一端接模拟地AGND;其中,所述A节点位于所述第十二PMOS管M
12
的漏极和所述第四电阻R4之间,所述B节点连接所述第十三PMOS管M
13
的漏极和所述第十五NMOS管M
15
的漏极,且所述B节点处接所述纹波电压V
RAMP
;所述第九PMOS管M9的栅极接所述反馈电压V
FB
,所述第十PMOS管M
10
的栅极接基准电压V
REF
。3.根据权利要求1所述的片内纹波采样电路,其特征在于,所述电压相减电路包括:所述第五PMOS管M5至所述第八PMOS管M8、所述第十三PMOS管M
13
、所述第十四PMOS管M
14
、第十五NMOS管M
15
至第十八NMOS管M
18
、所述第六电阻R6;所述第一PMOS管M1至所述第八PMOS管M8的栅极连接,所述第一PMOS管M1至所述第八PMOS管M8的源极依次连接至电源端VDD;所述第五PMOS管M5的漏极和所述第六电阻R6以及所述第十三PMOS管M
13
的源极连接;所述第六PMOS管M6的漏极和所述第六电阻R6以及所述第十四PMOS管M
14
的源极连接;其中,所
述第五PMOS管M5的漏极与所述第六PMOS管M6的漏极之间连接所述第...
【专利技术属性】
技术研发人员:夏雪,孙权,王勇,闫鹏程,陈勇,
申请(专利权)人:西安航天民芯科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。