一种同步配置寄存器的电路、方法及同步配置模块技术

本发明专利技术实施例提供了一种同步配置寄存器的电路、方法及同步配置模块，包括：寄存器配置桥CFGB模块，寄存器控制RGM模块，与RGM模块分别连接的多个配置链路，每个配置链路包括多个依次相连的寄存器路由RGR模块，每个RGR模块连接一个功能模块或一个同步配置模块；同步配置模块与需要同步配置寄存器的多个功能模块相连；CFGB模块将配置信息发送至RGM模块，RGM模块将配置信息发送至目标配置链路；RGR模块将配置信息发送至相连的功能模块或同步配置模块；同步配置模块对配置信息进行复制，同步发送至相连的多个功能模块，以使多个功能模块基于配置信息配置内部寄存器。实现了多个寄存器的同步配置，提升了配置寄存器的效率。提升了配置寄存器的效率。提升了配置寄存器的效率。

【技术实现步骤摘要】
一种同步配置寄存器的电路、方法及同步配置模块


[0001]本专利技术涉及半导体
，特别是涉及一种同步配置寄存器的电路、方法及同步配置模块。

技术介绍

[0002]现有技术中，芯片中功能模块的内部都设置有多个寄存器，通过对这些寄存器进行配置，使芯片能够按照指定的逻辑功能进行正常工作。主流的配置寄存器方案有以下几种：
[0003]第一种配置寄存器方案，该方案是基于hosttree的结构进行设计的，hosttree结构由RGM(Register master，寄存器控制)和RGR(Register route，寄存器路由)组成，如图1所示，图1为现有技术中第一种配置寄存器方案的示意图，其中，RGM模块用于解析地址信息，并基于地址信息向指定RGR模块发送配置信息。RGR模块用于接收并解析RGM模块发送的配置信息，Function Block(功能模块)为具有独立功能的模块，以下简称BLOCK。配置信息从RGM模块到各个具有独立功能的模块，取决于该功能模块与RGM模块的距离，在某些特殊场景，多个功能模块的寄存器需要同时进行配置，如果这些功能模块布局在不同的链路上，或在同一链路上的不同节点，就无法同时配置。
[0004]第二种配置寄存器方案，如图2所示，图2为现有技术中第二种配置寄存器方案的示意图，RGM模块管理所有功能模块，每个功能模块都有独立的总线和RGM模块相连，此方案虽然延时比较低，但扇出极大，且需要RGM模块和多个功能模块都有通信。
[0005]第三种配置寄存器方案，如图3所示，图3为现有技术中第三种配置寄存器方案的示意图，该方案不再需要RGM模块对地址信息进行解析，所有的RGR模块在一条链路上，地址信息和配置信息从CFGB模块发出，每个RGR模块都会解析地址信息，如果地址信息匹配，则把配置信息下发给对应的功能模块。但是该方案对链路上靠后的功能模块寄存器配置的时刻较晚，不能实现对多个功能模块进行同时配置。
[0006]可见，以上三种方案都是依据功能模块的布局顺序，依次配置功能模块的寄存器，配置速度比较慢，同时也无法满足特定场景下同时配置多个功能模块的需求。

技术实现思路

[0007]本专利技术实施例的目的在于提供一种同步配置寄存器的电路、方法及同步配置模快，用以解决现有技术中不能同步配置寄存器，且配置速度较低的问题。具体技术方案如下：
[0008]为实现上述目的，本专利技术实施例提供了一种同步配置寄存器的电路，所述电路包括：寄存器配置桥CFGB模块，寄存器控制RGM模块，与所述RGM模块分别连接的多个配置链路，每个配置链路包括多个依次相连的寄存器路由RGR模块，每个RGR模块连接一个功能模块或一个同步配置模块；所述同步配置模块与预先设定的需要同步配置寄存器的多个功能模块相连；
[0009]所述CFGB模块被配置为：将不同接口协议下的初始配置信息转换为统一接口协议下的配置信息，并将所述配置信息发送至所述RGM模块，所述配置信息包括：目标地址和寄存器配置数据；
[0010]所述RGM模块被配置为：确定所述目标地址所属的目标配置链路，将所述配置信息发送至所述目标配置链路的首个RGR模块；
[0011]所述RGR模块被配置为：判断所述目标地址是否属于自身相连的功能模块或同步配置模块，若是，将所述寄存器配置数据发送至自身相连的功能模块或同步配置模块；若否，将所述配置信息发送至自身相连的另一个RGR模块；
[0012]所述同步配置模块被配置为：对所述配置信息进行复制，并同步发送至自身相连的功能模块；
[0013]所述功能模块被配置为：基于所述寄存器配置数据对内部寄存器进行配置。
[0014]可选的，所述配置信息还包括：目标寄存器地址；
[0015]所述功能模块具体被配置为：基于所述寄存器配置数据和所述目标寄存器地址对内部寄存器进行配置。
[0016]可选的，所述同步配置模块还被配置为：接收自身相连的功能模块在完成寄存器配置后发送的第一反馈信息，并将所述第一反馈信息发送至所述RGR模块；
[0017]所述RGR模块还被配置为：接收自身相连的功能模块或同步配置模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述RGM模块；
[0018]所述RGM模块还被配置为：接收所述RGR模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述CFGB模块；
[0019]所述CFGB模块还被配置为：接收所述RGM模块发送的所述第一反馈信息，并将所述第一反馈信息转换为适用不同接口协议的第二反馈信息。
[0020]可选的，所述第一反馈信息包括：读数据rdata和写有效反馈信号。
[0021]为实现上述目的，本专利技术实施例还提供了一种同步配置寄存器的方法，所述方法包括：CFGB模块将不同接口协议下的初始配置信息转换为统一接口协议下的配置信息，并将所述配置信息发送至RGM模块，所述配置信息包括：目标地址和寄存器配置数据；
[0022]所述RGM模块确定所述目标地址所属的目标配置链路，将所述配置信息发送至所述目标配置链路的首个RGR模块；
[0023]所述RGR模块判断所述目标地址是否属于自身相连的功能模块或同步配置模块，若是，将所述寄存器配置数据发送至自身相连的功能模块或同步配置模块；若否，将所述配置信息发送至自身相连的下一个RGR模块；
[0024]所述同步配置模块对所述配置信息进行复制，并同步发送至自身相连的功能模块；
[0025]所述功能模块基于所述寄存器配置数据对内部寄存器进行配置。
[0026]可选的，所述配置信息还包括：目标寄存器地址；
[0027]所述功能模块具体用于基于所述寄存器配置数据和所述目标寄存器地址对内部寄存器进行配置。
[0028]可选的，所述同步配置模块还用于接收自身相连的功能模块在完成寄存器配置后发送的第一反馈信息，并将所述第一反馈信息发送至所述RGR模块；
[0029]所述RGR模块还用于接收自身相连的功能模块或同步配置模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述RGM模块；
[0030]所述RGM模块还用于接收所述RGR模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述CFGB模块；
[0031]所述CFGB模块还用于接收所述RGM模块发送的所述第一反馈信息，并将所述第一反馈信息转换为适用不同接口协议的第二反馈信息。
[0032]可选的，所述第一反馈信息包括：读数据rdata和写有效反馈信号。
[0033]为实现上述目的，本专利技术实施例还提供了一种同步配置模块，包括：
[0034]复制单元，所述复制单元与预先设定的需要同步配置寄存器的N个功能模块相连；
[0035]N个第一寄存器，分别与N个功能模块一一对应连接；N个第二寄存器，分别与N个功能模块一一对应连接；
[0036]与逻辑单元，所述与逻辑单元的N个输入引脚分别与N个第一寄存器连接；
[0037]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种同步配置寄存器的电路，其特征在于，所述电路包括：寄存器配置桥CFGB模块，寄存器控制RGM模块，与所述RGM模块分别连接的多个配置链路，每个配置链路包括多个依次相连的寄存器路由RGR模块，每个RGR模块连接一个功能模块或一个同步配置模块；所述同步配置模块与预先设定的需要同步配置寄存器的多个功能模块相连；所述CFGB模块被配置为：将不同接口协议下的初始配置信息转换为统一接口协议下的配置信息，并将所述配置信息发送至所述RGM模块，所述配置信息包括：目标地址和寄存器配置数据；所述RGM模块被配置为：确定所述目标地址所属的目标配置链路；将所述配置信息发送至所述目标配置链路的首个RGR模块；所述RGR模块被配置为：判断所述目标地址是否属于自身相连的功能模块或同步配置模块，若是，将所述寄存器配置数据发送至自身相连的功能模块或同步配置模块；若否，将所述配置信息发送至自身相连的另一个RGR模块；所述同步配置模块被配置为：对所述配置信息进行复制，并同步发送至自身相连的功能模块；所述功能模块被配置为：基于所述寄存器配置数据对内部寄存器进行配置。2.根据权利要求1所述的电路，其特征在于，所述配置信息还包括：目标寄存器地址；所述功能模块具体被配置为：基于所述寄存器配置数据和所述目标寄存器地址对内部寄存器进行配置。3.根据权利要求1所述的电路，其特征在于，所述同步配置模块还被配置为：接收自身相连的功能模块在完成寄存器配置后发送的第一反馈信息，并将所述第一反馈信息发送至所述RGR模块；所述RGR模块还被配置为：接收自身相连的功能模块或同步配置模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述RGM模块；所述RGM模块还被配置为：接收所述RGR模块发送的所述第一反馈信息，并将所述第一反馈信息发送至所述CFGB模块；所述CFGB模块还被配置为：接收所述RGM模块发送的所述第一反馈信息，并将所述第一反馈信息转换为适用不同接口协议的第二反馈信息。4.根据权利要求3所述的电路，其特征在于，所述第一反馈信息包括：读数据rdata和写有效反馈信号。5.一种同步配置寄存器的方法，其特征在于，所述方法包括：CFGB模块将不同接口协议下的初始配置信息转换为统一接口协议下的配置信息，并将所述配置信息发送至RGM模块，所述配置信息包括：目标地址和寄存器配置数据；所述RGM模块确定所述目标地址所属的目标配置链路，将所述配置信息发送至所述目标配置链路的首个RGR模块；所述RGR模块判断所述目标地址是否属于自身相连的功能模块或同步配置模块，若是，将所述寄存器配置数据发送至自身相连的功能模块或同步配置模块；若否，将所述配置信息发送至自身相连的下一个RGR模块；所述同步配置模块对所述配置信息进行复制，并同步发送至自身相连的功能模块；所述功能模块基于所述寄存器配置数据对内部寄存器进行配置。
6.根据权利要求5所述的方法，其特征在于，所述配置信息还包括：目...

【专利技术属性】
技术研发人员：刘栋，王晓亮，
申请(专利权)人：新华三半导体技术有限公司，
类型：发明
国别省市：