寄存器静电干扰处理系统、方法和存储介质技术方案

本申请实施例公开了一种寄存器静电干扰处理系统、方法和存储介质，涉及电子器件技术领域。该寄存器静电干扰处理系统包括驱动模组；驱动模组用于接收信号值，并基于信号值驱动执行模组；驱动模组包括寄存器、静电检测模块、控制模块以及处理模块；寄存器用于存储驱动模组中的信号值；其中，信号值包括驱动信号的信号值；静电检测模块用于检测驱动模组中是否有静电发生；控制模块用于在判定驱动模组中有静电发生后，判断寄存器中的信号值是否存在异常；处理模块用于在判定寄存器中的信号值存在异常后，对寄存器执行处理操作；其中，处理操作包括复位操作。本申请实施例提供系统可基于静电检测和复位操作减少寄存器受到静电干扰不能正常工作的情况。不能正常工作的情况。不能正常工作的情况。

【技术实现步骤摘要】
寄存器静电干扰处理系统、方法和存储介质


[0001]本申请涉及电子器件
，具体涉及一种寄存器静电干扰处理系统、方法和存储介质。

技术介绍

[0002]静电干扰是一种客观存在的现象，接触、摩擦、元器件本身累积等等都会产生静电，由于静电的特点是长时间积聚、高电压和作用时间短，所以静电释放瞬间电压非常高，会造成电子元器件或者集成电路的电应力破坏，所以对电子元器件或者集成电路进行静电防护是很有必要的。
[0003]在目前的电子元器件或者集成电路中，一般通过设计专门的硬件结构来规避静电干扰，例如：在集成电路结构上或结构中加装接地屏蔽罩等。虽然加装的屏蔽罩或是其他静电屏蔽设备能够从一定程度上防止静电对电子元器件的干扰，但是存在静电击穿静电屏蔽设备后，其残余电压仍然作用于电子元器件的情况发生，从而对电子元器件的正常工作产生影响。

技术实现思路

[0004]鉴于上述问题，本申请实施例提供一种寄存器静电干扰处理系统、方法和存储介质，用于解决寄存器信号值受静电干扰问题，减少由于寄存器问题使得电子元器件或者集成电路不能正常工作的情况发生。
[0005]第一方面，本申请实施例提供了一种寄存器静电干扰处理系统，所述系统包括驱动模组；所述驱动模组用于接收信号值，并基于所述信号值驱动执行模组；
[0006]所述驱动模组包括寄存器、静电检测模块、控制模块以及处理模块；
[0007]所述寄存器用于存储所述驱动模组中的信号值；其中，所述信号值包括驱动信号的信号值；
[0008]所述静电检测模块用于检测所述驱动模组中是否有静电发生；
[0009]所述控制模块用于在判定寄存器中有静电发生后，判断所述寄存器中的信号值是否存在异常；
[0010]所述处理模块用于在判定所述寄存器中的信号值存在异常后，对所述寄存器执行处理操作；其中，所述处理操作包括复位操作。
[0011]本申请实施例的技术方案中，驱动模组接收信号值，并通过寄存器存储驱动模组中的信号值，其中信号值包括驱动信号的信号值，静电检测模块检测驱动模组中是否有静电发生，若驱动模组中有静电发生，控制模块进一步判断寄存器中的信号值是否存在异常，若寄存器中的信号值存在异常，处理模块对寄存器执行处理操作，其中，处理操作包括复位操作等。由此，本申请实施例提供的技术方案在驱动模组中有静电发生后，判断驱动模组中寄存器的信号值存在异常后，寄存器还可以通过复位操作恢复到正常可工作状态，从而有效减少因静电干扰对寄存器正常工作的影响。
[0012]在一些可选的实施例中，所述寄存器包括第一寄存器和第二寄存器；
[0013]所述第一寄存器用于存储所述驱动模组接收到的所述驱动信号的信号值；
[0014]所述第二寄存器用于存储将存储对所述驱动信号的信号值进行checksum运算后所得到初始校验值；
[0015]其中，所述第二寄存器具有独立的存储IP地址，且远离所述驱动模组的外接接口设置。
[0016]在上述实施例中，寄存器进一步包括第一寄存器和第二寄存器，由第一寄存器存储驱动模组接收到驱动信号的信号值，第二寄存器存储将存储在第一寄存器中的驱动信号的信号值进行checksum运算后得到初始校验值。其中，由于第二寄存器在驱动模组中有独立的存储IP地址，且远离驱动模组的外接接口设置，因此，驱动模组中第二寄存器能够最大程度上的避免被静电所干扰，从而在后续判断第一寄存器的驱动信号的信号值是否异常的过程中提供准确的标准参考值。
[0017]在一些可选的实施例中，其中，所述第二寄存器包括OTP寄存器。
[0018]在上述实施例中，第二寄存器包括OTP寄存器，由OTP寄存器存储将存储在第一寄存器中的驱动信号的信号值进行checksum运算后得到初始校验值。由于OTP寄存器在驱动模组中有独立的存储IP地址，且远离驱动模组的外接接口设置。由此，OTP寄存器能够最大程度上的避免被静电所干扰，从而在后续判断第一寄存器的驱动信号的信号值是否异常的过程中提供准确的标准参考值。
[0019]在一些可选的实施例中，在所述判断所述寄存器中的信号值是否存在异常的过程中，所述控制模块具体用于：
[0020]读取所述寄存器中的信号值；
[0021]对所述寄存器中的信号值进行checksum运算，以获得当前校验值；
[0022]比较所述当前校验值以及所述初始校验值；
[0023]若所述当前校验值与所述初始校验值不同，则判定所述寄存器中的信号值存在异常。
[0024]在上述实施例中，通过驱动模组中的控制模块判断第一寄存器中的信号值是否存在异常的过程为：首先读取第一寄存器中的信号值，再对第一寄存器中的信号值进行checksum运算，以获得当前校验值，最后将当前校验值与第二寄存器中的初校验值做比较，若当前校验值与第二寄存器中的初始校验值不同，则判定第一寄存器中的信号值存在异常，说明驱动模组发生静电后，驱动模组中第一寄存器存储的信号值受到静电干扰影响而变化。反之，若当前校验值与第二寄存器中的初始校验值相同，则说明第一寄存器中的信号值并未受到静电的影响。由此，可以在驱动模组发生静电后，驱动模组中控制模块能够准确对第一寄存器中的信号值做运算处理，进一步准确判断第一寄存器存储的信号值是否受静电干扰影响。
[0025]在一些可选的实施例中，其中，所述checksum运算的算法包括：
[0026]以第一预设字节的长度划分目标信号值为多个划分数据段；
[0027]按次序两两拼接所述多个划分数据段，以获取多个拼接数据；
[0028]累加所述多个拼接数据，以获取累加数据；
[0029]划分所述累加数据为两个等数据长度的累加数据段，并将所述累加数据段相加，
以获得求和数据；
[0030]对所述求和数据进行取反，以获得目标校验值；
[0031]其中，所述目标信号值包括所述驱动信号的信号值或所述寄存器中的信号值；所述目标校验值包括初始校验值或当前校验值。
[0032]在上述实施例中，将目标信号值做checksum运算，得到目标校验值，其中，目标信号值包括驱动信号的信号值或第一寄存器中的信号值，目标校验值包括初始校验值或当前校验值。对驱动信号的信号值做checksum运算得到的是初始校验值，对第一寄存器中的信号值做checksum运算得到的是当前校验值。checksum运算包括以1字节(8位)、2字节(16位)或4字节(32位)等算法，本申请是以2字节(16位)checksum的运算为实施例，具体运算过程为：首先，将需要计算的目标信号值，以第一预设字节为2byte(字节)划分开来，每2byte组成一个16bit的值；其次，将所有的16bit值两两拼接后，累加到一个32bit的值中；然后，将32bit值的高16bit与低16bit相加，得到累加和；最后，将得到的累加和按位取反(取反是取补码)，即得到checksum值。由此，通过控制模块对驱动信号的信号值做checksum运算后，结果为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种寄存器静电干扰处理系统，其特征在于，所述系统包括驱动模组；所述驱动模组用于接收信号值，并基于所述信号值驱动执行模组；所述驱动模组包括寄存器、静电检测模块、控制模块以及处理模块；所述寄存器用于存储所述驱动模组中的信号值；其中，所述信号值包括驱动信号的信号值；所述静电检测模块用于检测所述驱动模组中是否有静电发生；所述控制模块用于在判定所述驱动模组中有静电发生后，判断所述寄存器中的信号值是否存在异常；所述处理模块用于在判定所述寄存器中的信号值存在异常后，对所述寄存器执行处理操作；其中，所述处理操作包括复位操作。2.根据权利要求1所述的系统，其特征在于，所述寄存器包括第一寄存器和第二寄存器；所述第一寄存器用于存储所述驱动模组接收到的所述驱动信号的信号值；所述第二寄存器用于存储将存储对所述驱动信号的信号值进行checksum运算后所得到初始校验值；其中，所述第二寄存器具有独立的存储IP地址，且远离所述驱动模组的外接接口设置。3.根据权利要求2所述的系统，其特征在于，其中，所述第二寄存器包括OTP寄存器。4.根据权利要求2所述的系统，其特征在于，在所述判断所述寄存器中的信号值是否存在异常的过程中，所述控制模块具体用于：读取所述第一寄存器中的信号值；对所述第一寄存器中的信号值进行checksum运算，以获得当前校验值；比较所述当前校验值以及所述初始校验值；若所述当前校验值与所述初始校验值不同，则判定所述第一寄存器中的信号值存在异常。5.根据权利要求2至4中任一所述的系统，其特征在于，其中，所述checksum运算的算法包括：以第一预设字节的长度划分目标信号值为多个划分数据段；按次序两两拼接所述多个划分数据段，以获取多个拼接数据；累加所述多个拼接数据，以获取累加数...

【专利技术属性】
技术研发人员：王静达，廖浚哲，徐再望，
申请(专利权)人：芯颖科技有限公司，
类型：发明
国别省市：