半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法。半导体装置包括基底、隔离结构、多个位线结构、多个字线结构、多个位线接触件以及多个接垫。基底包括胞元区和周边区。隔离结构设置于基底的胞元区中以界定多个主动区。位线结构彼此平行地设置在基底中，且各自在第一水平方向上延伸并跨过多个主动区。字线结构彼此平行地设置在基底上，且各自在第二水平方向上延伸。位线接触件设置在基底上以及所述字线结构之间，其中位线接触件的顶表面低于字线结构的顶表面。接垫设置在所述位线接触件的顶表面上且与位线接触件电连接。线接触件电连接。线接触件电连接。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法。

技术介绍

[0002]存储器主要可分为诸如动态随机存取存储器(dynamic random access memory，DRAM)等的挥发性存储器(volatile memory)以及诸如闪存存储器(flash memory)等的非挥发性存储器(non
‑
volatile memory)。一般而言，DRAM可包括具有用以存储载流子的存储节点(storage node)，其通常需要在DRAM的胞元区中形成将存储节点电接连至存储节点接触件(storage node contact)的存储接垫(storage pad)，以改善存储节点和存储节点接触件之间的对位问题。
[0003]然而，上述形成存储接垫的制作工艺通常需要多道光刻制作工艺来定义，且在形成的过程中也容易破坏到其他膜层中的结构、配线或是元件，如此将面临元件表现(device performance)不佳、制作工艺良率不佳以及制造成本昂贵的问题。

技术实现思路

[0004]本专利技术提供一种半导体装置及其制造方法，其在形成过程中可省略至少一道光掩模且也不易破坏到其他膜层中的结构、配线或是元件，使得半导体装置具有至少以下优点：良好的制作工艺良率、具竞争力的成本以及良好的元件表现。
[0005]本专利技术一实施例提供一种半导体装置，其包括基底、隔离结构、多个位线结构、多个字线结构、多个位线接触件以及多个接垫。基底包括胞元区和周边区。隔离结构设置于基底的胞元区中以界定多个主动(有源)区。主动区中的每一者在长轴方向延伸。长轴方向是相对于第一水平方向和第二水平方向的对角方向，而第一水平方向垂直于第二水平方向。位线结构彼此平行地设置在基底中且各自在第一水平方向上延伸并跨过多个主动区。字线结构彼此平行地设置在基底上且各自在第二水平方向上延伸。位线接触件设置在基底上以及字线结构之间，其中位线接触件的顶表面低于字线结构的顶表面。接垫设置在位线接触件的顶表面上且与位线接触件电连接。
[0006]在一些实施例中，半导体装置还包括设置在字线结构上并环绕接垫的绝缘层。接垫包括被绝缘层环绕的第一部分以及在第一部分下方并位于字线结构的侧壁上的第二部分。第一部分的宽度在远离第二部分的方向上逐渐减少。
[0007]在一些实施例中，第一部分的宽度大于第二部分的宽度。
[0008]在一些实施例中，接垫的第二部分的宽度约等于位线接触件的宽度。
[0009]在一些实施例中，半导体装置还包括各自在第二水平方向上延伸且在第一水平方向上彼此间隔开来的多个挡墙结构。每个挡墙结构为蛇状图案且包括设置在字线结构上的多个弯曲部分以及连接多个弯曲部分的多个直线部分。挡墙结构的弯曲部分与接垫接触。
[0010]在一些实施例中，半导体装置，还包括设置在字线结构上且位于多个接垫之间以及多个挡墙结构之间的绝缘层。
[0011]在一些实施例中，接垫包括与挡墙结构接触的第一侧壁以及与绝缘层接触的第二侧壁。
[0012]本专利技术一实施例提供一种半导体装置的制造方法，其包括以下步骤：在基底的胞元区中形成隔离结构以界定多个主动区，其中主动区中的每一者在长轴方向延伸，长轴方向是相对于第一水平方向和第二水平方向的对角方向，而第一水平方向垂直于第二水平方向；在基底中形成彼此平行的多个位线结构，其中位线结构中的每一者在第一水平方向上延伸并跨过多个主动区；在基底上形成彼此平行的多个字线结构，其中字线结构中的每一者在第二水平方向上延伸；在基底上以及多个字线结构之间形成多个位线接触件图案；通过选择性外延生长以自位线接触件图案中的每一者的顶表面上形成外延图案；在字线结构上形成绝缘层，以覆盖外延图案的侧壁；以绝缘层为掩模，移除外延图案以及位于外延图案下方的位线接触件图案的一部分，以形成多个位线接触件以及暴露出位线接触件的顶表面、字线结构的侧壁以及绝缘层的侧壁的多个开口；以及于每个开口中形成与位线接触件电连接的接垫。
[0013]在一些实施例中，外延图案的宽度在远离位线接触件图案的顶表面的方向上逐渐减少。
[0014]在一些实施例中，外延图案在底表面处的宽度大于元线接触件图案的宽度。
[0015]在一些实施例中，半导体装置的制造方法还包括：在形成外延图案之前，在字线结构上方形成在第二水平方向上延伸且在第一水平方向上彼此间隔开来的多个挡墙结构。每个挡墙结构形成为蛇状图案且包括设置在字线结构上的多个弯曲部分以及连接多个弯曲部分的多个直线部分。在形成绝缘层之后，外延图案包括与绝缘层接触的侧壁以及与挡墙结构接触的侧壁。
[0016]在一些实施例中，绝缘层形成在多个接垫之间以及多个挡墙结构之间。
[0017]在一些实施例中，接垫包括与挡墙结构接触的第一侧壁以及与绝缘层接触的第二侧壁。
[0018]基于上述，在本专利技术实施例的半导体装置及其制造方法中，通过选择性外延生长以自位线接触件图案的顶表面上形成外延图案，并以绝缘层作为掩模来移除外延图案及其下方的位线接触件图案的一部分以形成位线接触件以及暴露出位线接触件的顶表面的开口，如此能够在省略至少一道光掩模的情况下，使接垫良好地形成于开口中，致使半导体装置及其制造方法具有至少以下优点：良好的制作工艺良率、具竞争力的成本以及良好的元件表现。
附图说明
[0019]图1为本专利技术一实施例的半导体装置的制造方法于胞元区中形成外延图案的上视示意图；
[0020]图2A到图6B为本专利技术一实施例的半导体装置的制造方法的剖面示意图；
[0021]图7为本专利技术另一实施例的半导体装置的制造方法于胞元区中形成外延图案的上视示意图；
[0022]图8A到图12B为本专利技术另一实施例的半导体装置的制造方法的剖面示意图。
[0023]符号说明
[0024]10:隔离结构
[0025]12:源极/漏极
[0026]14:栅极结构
[0027]16:介电层
[0028]18:绝缘图案
[0029]22:硅化物层
[0030]30:源极/漏极接触件
[0031]32:阻障层
[0032]34:导电层
[0033]100:基底
[0034]110:隔离结构
[0035]112:位线结构
[0036]120:字线结构
[0037]125:绝缘图案
[0038]130:位线接触件图案
[0039]132:位线接触件
[0040]135:挡墙结构
[0041]140、142:外延图案
[0042]150:绝缘层
[0043]160:硅化物层
[0044]170:接垫
[0045]172:阻障层
[0046]174:导电层
[0047]1000、2000:半导体装置
[0048]AA:主动区
[0049]CR:胞元区
[0050]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：基底，包括胞元区和周边区；隔离结构，设置于所述基底的所述胞元区中以界定多个主动区，其中多个所述主动区中的每一者在长轴方向延伸，所述长轴方向是相对于第一水平方向和第二水平方向的对角方向，所述第一水平方向垂直于所述第二水平方向；多个位线结构，彼此平行地设置在所述基底中，且各自在所述第一水平方向上延伸并跨过多个所述主动区；多个字线结构，彼此平行地设置在所述基底上，且各自在所述第二水平方向上延伸；多个位线接触件，设置在所述基底上以及多个所述字线结构之间，其中所述位线接触件的顶表面低于所述字线结构的顶表面；以及多个接垫，分别设置在多个所述位线接触件的所述顶表面上且与所述位线接触件电连接。2.如权利要求1所述的半导体装置，还包括：绝缘层，设置在多个所述字线结构上并环绕多个所述接垫，其中所述接垫包括被所述绝缘层环绕的第一部分以及在所述第一部分下方并位于所述字线结构的侧壁上的第二部分，其中所述第一部分的宽度在远离所述第二部分的方向上逐渐减少。3.如权利要求2所述的半导体装置，其中所述第一部分的所述宽度大于所述第二部分的宽度。4.如权利要求2所述的半导体装置，其中所述接垫的所述第二部分的宽度约等于所述位线接触件的宽度。5.如权利要求1所述的半导体装置，还包括：多个挡墙结构，各自在所述第二水平方向上延伸且在所述第一水平方向上彼此间隔开来，其中每个所述挡墙结构为蛇状图案且包括设置在所述字线结构上的多个弯曲部分以及连接多个所述弯曲部分的多个直线部分，其中所述挡墙结构的所述弯曲部分与所述接垫接触。6.如权利要求5所述的半导体装置，还包括：绝缘层，设置在多个所述字线结构上且位于多个所述接垫之间以及多个所述挡墙结构之间。7.如权利要求6所述的半导体装置，其中所述接垫包括与所述挡墙结构接触的第一侧壁以及与所述绝缘层接触的第二侧壁。8.一种半导体装置的制造方法，包括：在基底的胞元区中形成隔离结构以界定多个主动区，其中多个所述主...

【专利技术属性】
技术研发人员：牛培伦，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：