一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器制造技术

本发明专利技术涉及一种适用于FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器结构,属于抗辐射集成电路设计技术领域。通过增加冗余锁存结构，抑制由瞬时剂量率辐射导致的电源塌陷所引起的触发器输出数据翻转和扰动。冗余锁存结构采用与触发器主体结构不同的电源供电，并进行版图加固设计。整体电路采用晶体管堆叠结构，提高触发器抗瞬时剂量率辐射的能力。本发明专利技术的设计基于商用规则，可操作性强，易实现。易实现。易实现。

【技术实现步骤摘要】
一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器


[0001]本专利技术涉及一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，属于集成电路抗辐射加固


技术介绍

[0002]随着我国集成电路的发展，半导体器件已经广泛应用于国防领域。半导体器件对于辐射十分敏感，集成电路的抗辐射能力已经成为保障半导体器件在特殊环境下正常工作的关键。
[0003]集成电路在不同辐射环境下会出现不同的辐射效应，辐射效应可以分为：瞬时剂量率效应，总剂量效应，单粒子效应等。瞬时剂量率辐射效应是当伽马射线等在很短时间内入射到半导体材料中，在材料中激发大量电子空穴对，在电场，浓度梯度等的作用下形成光电流，进而导致电路出现数据翻转和扰动等问题。电源电压的稳定性是集成电路正常工作的关键之一，而瞬时剂量率辐射效应在电路中的最突出表现之一就是导致电源电压受到强烈扰动，直接影响集成电路的正常功能。触发器是数字电路中的最基本和常见的元件之一，优化触发器在受到瞬时剂量率辐射的表现，对集成电路在瞬时剂量率辐射环境中的应用具有重要意义。
[0004]FDSOI(Fully Depleted Silicon
‑
on
‑
Insulator)工艺是延续摩尔定律的一个重要技术路线。FDSOI工艺在低功耗、高性能等方面具有突出表现，目前在传感器、车规芯片、航空航天等领域应用广泛。
[0005]现有的瞬时剂量率辐射加固技术通常是更改如掺杂浓度等器件的工艺参数进行加固，生产成本高，实现条件多，无法与目前的商用工艺线进行有效对接。本专利技术提出了一种基于商用工艺及设计规则的双电源冗余加固结构，不改变集成电路的设计方法和流程，易实现，具备设计兼容性。

技术实现思路

[0006]本专利技术的技术解决问题：克服现有技术的不足，提出一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器。基于电路和版图的加固设计，通过增加加固电源VDDC所控制的冗余锁存结构抑制由瞬时剂量率辐射导致的信号变化。由于冗余锁存结构中电路信号连接关系简单且面积小，VDDC电源的扰动更易通过最短的金属走线和设计规则允许的最宽金属线进行设计加固。整体电路采用晶体管堆叠结构进行加固。
[0007]本专利技术的技术解决方案是：
[0008]一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，包括：输入电路、主锁存电路、传输控制电路、从锁存电路、输出电路、第一时钟信号电路CLK1以及第二时钟信号电路CLK2；
[0009]第一时钟信号电路CLK1将时钟信号送入从锁存电路；第二时钟信号电路CLK2将时
钟信号送入主锁存电路、传输控制电路及从锁存电路；
[0010]输入电路在时钟信号为低电平时将输入数据信号送入主锁存电路；主锁存电路在时钟信号为低电平时将数据信号送入传输控制电路；主锁存电路在时钟信号为高电平时将数据信号锁存；
[0011]传输控制电路在时钟信号为高电平时将数据信号送入从锁存电路；从锁存电路在时钟信号为高电平时将数据信号送入输出电路；从锁存电路在时钟信号为低电平时将数据信号锁存，并且将锁存的数据信号送入输出电路；输出电路将数据信号输出。
[0012]进一步的，所述第一时钟信号电路CLK1包括电源为VDDC的第六堆叠反相器INV13和第七堆叠反相器INV14；
[0013]第六堆叠反相器INV13包括PMOS管p30、p31、NMOS管n30和n31；
[0014]其中PMOS管p30的源极连接电源VDDC，栅极接收时钟信号CLK；PMOS管p31的源极连接PMOS管p30的漏极，栅极接收时钟信号CLK；NMOS管n30的源极接地VSS，栅极接收时钟信号CLK；NMOS管n31的源极与NMOS管n30的漏极连接，栅极接收时钟信号CLK，漏极与PMOS管p31漏极相连接形成共节点CLKCN；
[0015]第七堆叠反相器INV14包括PMOS管p32、p33、NMOS管n32和n33；
[0016]其中PMOS管p32的源极连接电源VDDC，栅极接收共节点CLKCN的信号；PMOS管p33的源极连接PMOS管p32的漏极，栅极接收共节点CLKCN的信号；NMOS管n32的源极接地VSS，栅极接收共节点CLKCN的信号；NMOS管n33的源极与NMOS管n32的漏极连接，栅极接收共节点CLKCN的信号，漏极与PMOS管p33漏极相连接形成共节点CLKCNN输出。
[0017]进一步的，第二时钟信号电路CLK2包括电源为VDD的第八堆叠反相器INV15和第九堆叠反相器INV16；
[0018]第八堆叠反相器INV15包括PMOS管p34、p35、NMOS管n34和n35；
[0019]其中PMOS管p34的源极连接电源VDD，栅极接收时钟信号CLK；PMOS管p35的源极连接PMOS管p34的漏极，栅极接收时钟信号CLK；NMOS管n34的源极接地VSS，栅极接收时钟信号CLK；NMOS管n35的源极与NMOS管n34的漏极连接，栅极接收时钟信号CLK，漏极与PMOS管p35漏极相连接形成共节点CLKN；
[0020]第九堆叠反相器INV16包括PMOS管p36、p37、NMOS管n36和n37；
[0021]其中PMOS管p36的源极连接电源VDD，栅极接收共节点CLKN的信号；PMOS管p37的源极连接PMOS管p36的漏极，栅极接收共节点CLKN的信号；NMOS管n36的源极接地VSS，栅极接收共节点CLKN的信号；NMOS管n37的源极与NMOS管n36的漏极连接，栅极接收共节点CLKN的信号，漏极与PMOS管p37漏极相连接形成共节点CLKNN输出。
[0022]进一步的，输入电路包括电源为VDD的第一堆叠反相器INV1和第二堆叠反相器INV2；
[0023]第一堆叠反相器INV1包括PMOS管p1、p2、NMOS管n1和n2；
[0024]其中PMOS管p1的源极连接电源VDD，栅极接收输入信号D；PMOS管p2的源极连接PMOS管p1的漏极，栅极接收输入信号D；NMOS管n1的源极接地VSS，栅极接收输入信号D；NMOS管n2的源极与NMOS管n1的漏极连接，栅极接收输入信号D，漏极与PMOS管p2漏极相连接形成共节点N1；
[0025]第二堆叠反相器INV2包括PMOS管p3、p4、NMOS管n3和n4；
[0026]其中PMOS管p3的源极连接电源VDD，栅极接收共节点N1的信号；PMOS管p4的源极连接PMOS管p3的漏极，栅极接收共节点N1的信号；NMOS管n3的源极接地VSS，栅极接收共节点N1的信号；NMOS管n4的源极与NMOS管n3的漏极连接，栅极接收共节点N1的信号，漏极与PMOS管p4漏极相连接形成共节点N2。
[0027]进一步的，主锁存电路包括电源为VDD的第一时钟控制堆叠反相器INV3、第三堆叠反相器INV4和第二时钟控制堆叠反相器INV5；...

【技术保护点】

【技术特征摘要】
1.一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于包括：输入电路、主锁存电路、传输控制电路、从锁存电路、输出电路、第一时钟信号电路CLK1以及第二时钟信号电路CLK2；第一时钟信号电路CLK1将时钟信号送入从锁存电路；第二时钟信号电路CLK2将时钟信号送入主锁存电路、传输控制电路及从锁存电路；输入电路在时钟信号为低电平时将输入数据信号送入主锁存电路；主锁存电路在时钟信号为低电平时将数据信号送入传输控制电路；主锁存电路在时钟信号为高电平时将数据信号锁存；传输控制电路在时钟信号为高电平时将数据信号送入从锁存电路；从锁存电路在时钟信号为高电平时将数据信号送入输出电路；从锁存电路在时钟信号为低电平时将数据信号锁存，并且将锁存的数据信号送入输出电路；输出电路将数据信号输出。2.根据权利要求1所述的一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于：所述第一时钟信号电路CLK1包括电源为VDDC的第六堆叠反相器INV13和第七堆叠反相器INV14；第六堆叠反相器INV13包括PMOS管p30、p31、NMOS管n30和n31；其中PMOS管p30的源极连接电源VDDC，栅极接收时钟信号CLK；PMOS管p31的源极连接PMOS管p30的漏极，栅极接收时钟信号CLK；NMOS管n30的源极接地VSS，栅极接收时钟信号CLK；NMOS管n31的源极与NMOS管n30的漏极连接，栅极接收时钟信号CLK，漏极与PMOS管p31漏极相连接形成共节点CLKCN；第七堆叠反相器INV14包括PMOS管p32、p33、NMOS管n32和n33；其中PMOS管p32的源极连接电源VDDC，栅极接收共节点CLKCN的信号；PMOS管p33的源极连接PMOS管p32的漏极，栅极接收共节点CLKCN的信号；NMOS管n32的源极接地VSS，栅极接收共节点CLKCN的信号；NMOS管n33的源极与NMOS管n32的漏极连接，栅极接收共节点CLKCN的信号，漏极与PMOS管p33漏极相连接形成共节点CLKCNN输出。3.根据权利要求1所述的一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于：第二时钟信号电路CLK2包括电源为VDD的第八堆叠反相器INV15和第九堆叠反相器INV16；第八堆叠反相器INV15包括PMOS管p34、p35、NMOS管n34和n35；其中PMOS管p34的源极连接电源VDD，栅极接收时钟信号CLK；PMOS管p35的源极连接PMOS管p34的漏极，栅极接收时钟信号CLK；NMOS管n34的源极接地VSS，栅极接收时钟信号CLK；NMOS管n35的源极与NMOS管n34的漏极连接，栅极接收时钟信号CLK，漏极与PMOS管p35漏极相连接形成共节点CLKN；第九堆叠反相器INV16包括PMOS管p36、p37、NMOS管n36和n37；其中PMOS管p36的源极连接电源VDD，栅极接收共节点CLKN的信号；PMOS管p37的源极连接PMOS管p36的漏极，栅极接收共节点CLKN的信号；NMOS管n36的源极接地VSS，栅极接收共节点CLKN的信号；NMOS管n37的源极与NMOS管n36的漏极连接，栅极接收共节点CLKN的信号，漏极与PMOS管p37漏极相连接形成共节点CLKNN输出。4.根据权利要求3所述的一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于：输入电路包括电源为VDD的第一堆叠反相器INV1和第二堆叠反相器INV2；
第一堆叠反相器INV1包括PMOS管p1、p2、NMOS管n1和n2；其中PMOS管p1的源极连接电源VDD，栅极接收输入信号D；PMOS管p2的源极连接PMOS管p1的漏极，栅极接收输入信号D；NMOS管n1的源极接地VSS，栅极接收输入信号D；NMOS管n2的源极与NMOS管n1的漏极连接，栅极接收输入信号D，漏极与PMOS管p2漏极相连接形成共节点N1；第二堆叠反相器INV2包括PMOS管p3、p4、NMOS管n3和n4；其中PMOS管p3的源极连接电源VDD，栅极接收共节点N1的信号；PMOS管p4的源极连接PMOS管p3的漏极，栅极接收共节点N1的信号；NMOS管n3的源极接地VSS，栅极接收共节点N1的信号；NMOS管n4的源极与NMOS管n3的漏极连接，栅极接收共节点N1的信号，漏极与PMOS管p4漏极相连接形成共节点N2。5.根据权利要求4所述的一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器，其特征在于：主锁存电路包括电源为VDD的第一时钟控制堆叠反相器INV3、第三堆叠反相器INV4和第二时钟控制堆叠反相器INV5；第一时钟控制堆叠反相器INV3包括PMOS管p5、p6、p7、NMOS管n5、n6、n7；其中PMOS管p5的源极连接电源VDD，栅极接收共节点N2的信号；PMOS管p6的源极连接PMOS管p5的漏极，栅极接收共节点N2的信号；PMOS管p7的源极连接PMOS管p6的漏极，栅极接收共节点CLKNN的信号；NMOS管n5的源极接地VSS，栅极接收共节点N2的信号；NMOS管n6的源极连接NMOS管n5的漏极，栅极接收共节点N2的信号；NMOS管n7的源极与NMOS管n6的漏极连接，栅极接收共节点CLKN的信号，漏极与PMOS管p7漏极相连接形成共节点N3；第三堆叠反相器INV4包括PMOS管p8、p9、NMOS管n8、n9；其中PMOS管p8的源极连接电源VDD，栅极接收共节点N3的信号；PMOS管p9的源极连接PMOS管p8的漏极，栅极接收共节点N3的信号；NMOS管n8的源极接地VSS，栅极接收共节点N3的信号；NMOS管n9的源极连接NMOS管n8的漏极，栅极接收共节点N3的信号，漏极连接PMOS管p9的漏极，形成共节点N4；第二时钟控制...

【专利技术属性】
技术研发人员：李同德，赵元富，杜芊，苑靖爽，孙雨，隋成龙，曹炜亦，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：