一种芯片内埋的模块结构制造技术

本发明专利技术公开了一种芯片内埋的模块结构，包括：第一介电层、第二介电层、第三介电层，设置在第一介电层的内埋芯片；设置在第二介电层远离第一介电层一面的储能器件；设置在第三介电层远离第一介电层一面的对外引脚，通过将内埋芯片的芯片引脚背离对外引脚方向并朝向储能器件方向设置减小敏感回路的路径，可提高信号的传输质量，同时可降低敏感回路中的损耗。同时可降低敏感回路中的损耗。同时可降低敏感回路中的损耗。

【技术实现步骤摘要】
一种芯片内埋的模块结构


[0001]本专利技术属于模块电源
，具体为一种芯片内埋的模块结构。

技术介绍

[0002]随着模块电源行业朝高功率、微型化、组件高密度集中化方向的快速发展，电源模块的功率密度越来越大，体积越来越小，如何降低干扰，减少损耗，优化散热方法及其结构设计，成为当今模块电源行业设计的一个巨大的挑战。
[0003]常规的芯片内埋技术，为方便将芯片引脚引出对接到PCB整体模块对外功能的引脚上，通常采用将内埋的芯片引脚朝向对外引脚的方向设置，如图1所示；在模块电源
中，该电源芯片的内埋设置方式会使得电源芯片的功率引脚远离外部储能器件，储能器件的敏感回路(例如，功率走线回路)较长，电源芯片功率信号传输过程中易受到其他信号的干扰，同时在大电流工作场景下会产生较大损耗；内埋的电源芯片与四周PCB板的间隙通常使用绝缘胶填充，电源芯片工作过程中产生大量热量，绝缘胶受热不可避免的发生膨胀，内埋空间将会产生较大应力，存在损坏PCB整体结构的风险。

技术实现思路

[0004]为了解决现有技术中的上述技术缺陷，本专利技术提出了一种芯片内埋的模块结构。
[0005]实现本专利技术目的的技术方案为：一种芯片内埋的模块结构，包括：
[0006]第一介电层；
[0007]堆叠在第一介电层第一面的第二介电层；
[0008]堆叠在第一介电层与第一面相对的第二面的第三介电层；
[0009]设置在第一介电层的内埋芯片；
[0010]设置在第二介电层远离第一介电层一面的储能器件；
[0011]设置在第三介电层远离第一介电层一面的对外引脚；
[0012]所述内埋芯片的芯片引脚背离所述对外引脚方向并朝向储能器件方向设置，并通过导电介质实现与储能器件的电气连接；所述储能器件与对外引脚通过导电介质与对外引脚连接。
[0013]优选地，所述内埋芯片用于与中间层介电层固定的两端与中间层介电层之间留有设定距离的空隙，通过在空隙中填充绝缘胶，将内埋芯片固定在中间层介电层。
[0014]优选地，所述第二介电层与所述绝缘胶正对位置设置有贯穿第二介电层的排气通孔。
[0015]优选地，所述绝缘胶未将空隙填满，剩余空隙与与排气通孔连通。
[0016]优选地，排气通孔下端到绝缘胶的距离不超过1mm。
[0017]优选地，所述排气通孔直径为10um
‑
1000um。
[0018]优选地，至少一相邻介电层间设置有内部电路层。
[0019]优选地，所述内部电路层上设置有导热装置。
[0020]优选地，所述内部电路层内通过相互隔离的导电介质实现电气连接。
[0021]优选地，通过在介电层设置过孔并在过孔中填充导电介质实现不同介电层间的内部电路层或/和内部电路层与储能器件或/和内部电路层与对外引脚的连接。
[0022]优选地，所述储能器件为电感或/和电容。
[0023]本专利技术与现有技术相比，其显著优点为：(1)本专利技术将内埋芯片的芯片引脚朝向背离对外引脚的方向设置，减少芯片引脚至储能器件之间的走线长度，进而更靠近外部的储能器件，可缩短信号受扰路径，降低对敏感回路的影响，有利于提高信号的传输质量，同时可降低敏感回路中的损耗；(2)本专利技术内埋芯片绝缘胶附近设置的排气通孔，可排出绝缘胶受热产生的膨胀气体，维持所述PCB板整体结构内部应力，有效避免内埋电源芯片结构因应力产生的形变损坏所述PCB板整体结构。
[0024]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
[0025]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0026]图1为现有的芯片内埋结构示意图。
[0027]图2为本专利技术的结构示意图。
[0028]部件标号说明
[0029]1‑
内埋芯片；2
‑
过孔；3
‑
敏感回路；4
‑
储能器件；5
‑
排气通孔；6
‑
绝缘胶；7
‑1‑
第一介电层；7
‑2‑
第二介电层；7
‑3‑
第三介电层；8
‑
内部电路层；9
‑
对外引脚；10
‑
芯片引脚。
具体实施方式
[0030]容易理解，依据本专利技术的技术方案，在不变更本专利技术的实质精神的情况下，本领域的一般技术人员可以想象出本专利技术的多种实施方式。因此，以下具体实施方式和附图仅是对本专利技术的技术方案的示例性说明，而不应当视为本专利技术的全部或者视为对本专利技术技术方案的限制或限定。相反，提供这些实施例的目的是为了使本领域的技术人员更透彻地理解本专利技术。下面结合附图来具体描述本专利技术的优选实施例，其中，附图构成本申请一部分，并与本专利技术的实施例一起用于阐释本专利技术的创新构思。
[0031]本专利技术构思为，一种芯片内埋的模块结构，包括：
[0032]第一介电层；
[0033]堆叠在第一介电层第一面的第二介电层；
[0034]堆叠在第一介电层与第一面相对的第二面的第三介电层；
[0035]设置在第一介电层的内埋芯片；
[0036]设置在第二介电层远离第一介电层一面的储能器件；
[0037]设置在第三介电层远离第一介电层一面的对外引脚；
[0038]所述内埋芯片的芯片引脚背离所述对外引脚方向并朝向储能器件方向设置，并通过导电介质实现与储能器件的电气连接；所述储能器件与对外引脚通过导电介质与对外引
脚连接。内埋芯片到储能器件再到对外引脚构成的路线为敏感回路，敏感回路是指电源行业领域中所有电压电流信号易受电磁环境干扰，进而发生信号畸变的电路回路；敏感回路的电气路径越长，寄生电感量越大，进而变化的电流经过时，产生的电场磁场能量越强，对信号的影响越大。本专利技术将内埋芯片引脚背离所述对外引脚方向并朝向储能器件方向设置，大幅减短了敏感回路的路径，寄生电感量减小，变化的电路经过时，产生的电场磁场能量变小，从而减小对信号的影响。
[0039]作为一种实施例，如图2所示，一种芯片内埋的模块结构，包括堆叠在一起的第一介电层7
‑
1、第二介电层7
‑
2以及第三介电层7
‑
3，设置在第一介电层7
‑
1中的内埋芯片1，设置在第三介电层7
‑
3靠近第一介电层7
‑
1表面的内部电路层8，设置在第二介电层7
‑
2上表面的储能器件4，所述储能器件4为电感器件，所述第一介电层7
‑
1位于第二介电层7
‑
2与第三介电层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片内埋的模块结构，其特征在于，包括：第一介电层；堆叠在第一介电层第一面的第二介电层；堆叠在第一介电层与第一面相对的第二面的第三介电层；设置在第一介电层的内埋芯片；设置在第二介电层远离第一介电层一面的储能器件；设置在第三介电层远离第一介电层一面的对外引脚；所述内埋芯片的芯片引脚背离所述对外引脚方向并朝向储能器件方向设置，并通过导电介质实现与储能器件的电气连接；所述储能器件与对外引脚通过导电介质与对外引脚连接。2.根据权利要求1所述的芯片内埋的模块结构，其特征在于，所述内埋芯片用于与中间层介电层固定的两端与中间层介电层之间留有设定距离的空隙，通过在空隙中填充绝缘胶，将内埋芯片固定在中间层介电层。3.根据权利要求2所述的芯片内埋的模块结构，其特征在于，所述第二介电层与所述绝缘胶正对位置设置有贯穿第二介电层的排气通孔。4.根据权利要求3所述的芯片内埋的模块结构，其特征在于，所述绝缘胶未将空隙填满，剩余空隙与与...

【专利技术属性】
技术研发人员：张鑫，卢赟，张钰，
申请(专利权)人：捷蒽迪电子科技上海有限公司，
类型：发明
国别省市：