半导体器件及其制备方法、电力变换装置制造方法及图纸

本公开提供一种半导体器件及其制备方法、电力变换装置。该半导体器件，包括：半导体层，具有彼此相对的第一侧表面和第二侧表面面，半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，半导体层包括位于其第一侧表面中晶体管区所处区域内侧的多个源区；多个第一沟槽，设置在半导体层的第一侧表面中晶体管区所处区域上，多个第一沟槽内部分别设置栅极结构，栅极结构与源区相连；多个第二沟槽，设置在半导体层的第一侧表面中二极管区所处区域上，多个第二沟槽内部分别设置虚设栅极结构；第一电极，设置在半导体层的第一侧表面上，与多个源区导电接触，与栅极结构之间由层间介质层隔开，且与虚设栅极结构导电接触。触。触。

【技术实现步骤摘要】
半导体器件及其制备方法、电力变换装置


[0001]本公开属于电力电子
，具体涉及一种半导体器件及其制备方法、电力变换装置。

技术介绍

[0002]本部分旨在为权利要求书中陈述的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
[0003]MOS型半导体器件例如是金属
‑
氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等。MOS型半导体器件的栅极结构包含平面栅极结构和沟槽栅极结构。MOS型半导体器件存在电压降回跳的现象，导致电路系统不稳定。

技术实现思路

[0004]本公开提供一种半导体器件及其制备方法、电力变换装置。
[0005]本公开采用以下技术方案：一种半导体器件，包括：
[0006]半导体层，具有彼此相对的第一侧表面和第二侧表面面，所述半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，所述半导体层包括位于其第一侧表面中所述晶体管区所处区域内侧的多个源区；
[0007]多个第一沟槽，设置在所述半导体层的第一侧表面中所述晶体管区所处区域上，所述多个第一沟槽内部分别设置栅极结构，所述栅极结构与所述源区相连；
[0008]多个第二沟槽，设置在所述半导体层的第一侧表面中所述二极管区所处区域上，所述多个第二沟槽内部分别设置虚设栅极结构；
[0009]第一电极，设置在所述半导体层的第一侧表面上，与所述多个源区导电接触，与所述栅极结构之间由层间介质层隔开，且与所述虚设栅极结构导电接触。
[0010]在一些实施例中，所述半导体层的第一侧表面中位于所述二极管区的部分为平整表面，所述第二沟槽的顶表面低于所述第一沟槽的顶表面。
[0011]在一些实施例中，所述虚设栅极结构彼此之间的中心距等于所述栅极结构彼此之间的中心距。
[0012]在一些实施例中，所述虚设栅极结构彼此之间的中心距小于所述栅极结构彼此之间的中心距。
[0013]在一些实施例中，所述半导体器件还包括设置在所述半导体层的第二侧表面上的第二电极，所述第二电极与所述半导体层的晶体管区和二极管区均导电接触。
[0014]在一些实施例中，所述晶体管区构造为IGBT器件或者MOSFET器件，所述二极管区构造为二极管。
[0015]本公开采用以下技术方案：一种半导体器件的制备方法，包括：
[0016]提供半导体层，所述半导体层具有彼此相对的第一侧表面和第二侧表面面，所述半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，所述半导体
层包括位于其第一侧表面中所述晶体管区所处区域内侧的多个源区，在所述半导体层的第一侧表面中所述晶体管区所处区域上形成有多个第一沟槽，所述多个第一沟槽内部分别设置栅极结构，所述栅极结构与所述源区相连，在所述半导体层的第一侧表面中所述二极管区所处区域上形成多个第二沟槽，所述多个第二沟槽内部分别设置虚设栅极结构；
[0017]形成至少覆盖所述栅极结构和所述虚设栅极结构的层间介质层；
[0018]去除所述虚设栅极结构上方的层间介质层，并暴露所述虚设栅极结构中的能够导电的部分；
[0019]形成第一电极，设置在所述半导体层的第一侧表面上，与所述多个源区导电接触，与所述栅极结构之间由层间介质层隔开，且与所述虚设栅极结构导电接触。
[0020]在一些实施例中，去除所述虚设栅极结构上方的层间介质层的步骤中，对所述半导体层的第一侧表面中位于所述二极管区的部分进行整面刻蚀。
[0021]本公开采用以下技术方案：一种电力变换装置，包括前述的半导体器件。
[0022]本公开实施例提供的半导体器件中，在二极管区的虚设栅极结构与第一电极等电位，与虚设栅极结构相对的半导体区域很难形成反型层，二极管区的PN结两端的电势差更大，二极管区的PN结更早地导通，二极管区更早地实现电子和空穴两种载流子导电，有助于降低甚至消除电压回跳现象。
附图说明
[0023]图1是本公开实施例的半导体器件的结构示意图。
[0024]图2是本公开另一些实施例的半导体器件的结构示意图。
[0025]其中附图标记为：1、第一电极；2、阱区；21、栅绝缘层；22、栅极；23、层间介质层；21a、虚设栅绝缘层；22a、虚设栅极；3、载流子存储层；4、源区；5、漂移层；6、缓冲层；7、第一掺杂区；7a、第二掺杂区；8、第二电极。
具体实施方式
[0026]下面结合附图所示的实施例对本公开作进一步说明。
[0027]图1是本公开实施例的半导体器件的结构示意图。图2是本公开另一些实施例的半导体器件的结构示意图。
[0028]参考图1和图2，本公开的实施例提供一种半导体器件，包括：
[0029]半导体层，具有彼此相对的第一侧表面和第二侧表面面，所述半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，所述半导体层包括位于其第一侧表面中所述晶体管区所处区域内侧的多个源区；
[0030]多个第一沟槽，设置在所述半导体层的第一侧表面中所述晶体管区所处区域上，所述多个第一沟槽内部分别设置栅极结构，所述栅极结构与所述源区相连；
[0031]多个第二沟槽，设置在所述半导体层的第一侧表面中所述二极管区所处区域上，所述多个第二沟槽内部分别设置虚设栅极结构；
[0032]第一电极，设置在所述半导体层的第一侧表面上，与所述多个源区导电接触，与所述栅极结构之间由层间介质层隔开，且与所述虚设栅极结构导电接触。
[0033]具体地，图1和图2中晶体管区用于构造IGBT器件，二极管区用于构造二极管。
[0034]第一电极1作为IGBT的发射极以及二极管的第一极。阱区2为第二导电类型。栅绝缘层21和栅极22构成栅极结构，设置在第一沟槽(未标注)中。虚设栅绝缘层23a和虚设栅极22a构成虚设栅极结构，设置在第二沟槽(未标注)内。层间介质层23将栅极22与第一电极1分隔开。载流子存储层3为第一导电类型。源区4为第一导电类型。漂移层5为第一导电类型。缓冲层6为第一导电类型。第一掺杂区7为第二导电类型。第二掺杂区7a为第一导电类型。第二电极8作为IGBT的集电极以及二极管的第二极。
[0035]第一导电类型为N型，第二导电类型为P型，二极管的第一极为其阳极，二极管的第二极为其阴极。该半导体器件例如构成逆导型IGBT芯片。
[0036]在另一些实施例中，第一导电类型为P型，第二导电类型为N型，二极管的第一极为其阴极，二极管的第二极为其阳极。
[0037]在一些变式中，IGBT器件可以替换为MOSFET。此时第一电极1作为MOSFET的源极，第二电极8作为MOSFET的漏极。
[0038]以下以第一导电类型为N型，晶体管为IGBT为例介绍该结构的有益效果。相同的原理适用于第一导电类型为P型的情况，以及适用于晶体管为MOSFET的情况。
[0039]本公开的申请人本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体层，具有彼此相对的第一侧表面和第二侧表面面，所述半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，所述半导体层包括位于其第一侧表面中所述晶体管区所处区域内侧的多个源区；多个第一沟槽，设置在所述半导体层的第一侧表面中所述晶体管区所处区域上，所述多个第一沟槽内部分别设置栅极结构，所述栅极结构与所述源区相连；多个第二沟槽，设置在所述半导体层的第一侧表面中所述二极管区所处区域上，所述多个第二沟槽内部分别设置虚设栅极结构；第一电极，设置在所述半导体层的第一侧表面上，与所述多个源区导电接触，与所述栅极结构之间由层间介质层隔开，且与所述虚设栅极结构导电接触。2.根据权利要求1所述的半导体器件，其特征在，所述半导体层的第一侧表面中位于所述二极管区的部分为平整表面，所述第二沟槽的顶表面低于所述第一沟槽的顶表面。3.根据权利要求1所述的半导体器件，其特征在于，所述虚设栅极结构彼此之间的中心距等于所述栅极结构彼此之间的中心距。4.根据权利要求1所述的半导体器件，其特征在于，所述虚设栅极结构彼此之间的中心距小于所述栅极结构彼此之间的中心距。5.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括设置在所述半导体层的第二侧表面上的第二电极，所述第二电极与所述半导体层的晶体管区和二极管区均导电接...

【专利技术属性】
技术研发人员：王辉，朱利恒，余开庆，蔡海，丁杰，何逸涛，覃荣震，肖强，罗海辉，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：