导线结构及其形成方法技术

本发明专利技术为一种导线结构及其形成方法，包含一基板；至少一图案化导电层形成于基板之上；一导线，形成于至少一图案化导电层之上；一保护层，围绕导线的上表面及侧壁以避免蚀刻所产生的切口问题。上述结构还包括一底层形成于导线之下。底层包括镍、铜或铂。导线包括金或铜。至少一图案化导电层包括至少钛／铜。保护层包括无电镀锡、金、银或镍。

【技术实现步骤摘要】

本专利技术涉及一种导线结构，特别是涉及一种具有保护结构的导线及其 形成方法。
技术介绍
通常，在电子元件的领域中，集成电路制作于半导体基底之上，以作 为一芯片，并且其一般由硅所构成。典型的硅芯片配置于较大的封装之中， 用以提供硅基底较宽的输入/输出连接垫的配置距离及宽容度，使得其可以 适合附着至印刷电路板，并且保护集成电路免于受到机械及环境损害。随 着产品封装大小越来越降低的趋势，利用更小的电子元件以提升驱使集成 电路封装的发展。在消费性元件及相关物品中，元件密度越来越增加，而元件尺寸越来越小。芯片尺寸封装(CSP)的发展提供了另一种解决方案以直接附着覆晶元件。芯片尺寸封装代表一种新的小型化型态的半导体封 装，用以解决电子元件的大小、重量及效能的问题，尤其是消费性电子产 品，例如行动电话、传呼器、可携式计算机、影像摄影机等。芯片尺寸封 装的标准尚未形式化，因此存在许多种态样，其中的许多种叙述为"芯片 尺寸封装"。 一般而言，芯片包含封装区域的芯片尺寸封装的主要构成要件，其中不超过20%比芯片本身面积还大，封装具有支撑特性使得其比直 接附着覆晶来得坚固耐用。一导电膜层或导线广泛地应用于半导体芯片的制作期间。导电膜层通 过图案化工艺而形成之后导线因此形成。若导线材料铜渗入中间绝缘膜层 时，将造成电子特性的不良影响。阻障层的提供目的在于防止铜渗入不预 期的区域。 一化合物通过掺杂具有硅或硼的高融点金属的氮化物而得到， 以作为扩散防止膜层的材料。此处的例子包括Ta、 TaN、 TaSiN、 TiN、 TiSiN、 W、 WN、 WSiN及WBN。在扩散防止膜层上， 一薄的铜种子层4是通过方向溅镀而形成。铜种子层通过电镀而接收电镀铜，当深宽比(aspect ratio)高时具有优点。典型地，阻障层形成一含氮膜层，例如TaN、 TiN、 窗。现有技术之一叙述于美国第7,102,231号专利，其中提供传统阻障层 结构，其结构包含Ti，其导电阻障层包含TiN及铜导线，其是从基底边而 制作薄层，并且提供包含SiN的绝缘阻障层以覆盖铜导线。在此例子中， 同时进行含Ti的导电膜层及含导电阻障层TiN的图案化工艺，铜导线形 成，并且含SiN的绝缘阻障层随后形成。 一第二实施例显示于该专利的图 11B，其公开一种结构，其提供导电阻障层包含TiN及绝缘阻障层包含SiN， 并且提供薄层导电膜层的导线。比较上述例子，铝可以提供于Ti与TiN 之间。进一步的例子显示于该专利的图11C中，其中TaN取代TiN，薄层 结构由Ti/TaN/Cu/SiN层形成于基底边之上。导电结构显示于图IID，其 具有一结构包括提供一导电阻障层包含WN及一绝缘阻障层包含SiNO。 在此例中，WN取代TiN，而SiNO取代SiN。为了提升元件运作的速度， 一些建议是利用金或铜以作为导线材料以 达到上述目的。典型地，铜是利用电镀方法形成。可以观察的是利用电镀 有其缺点，在蚀刻工艺之后可能会产生切口(undercut)，如图3所示。进一 步的考虑是周期时间太长，结果生产量严重的降低。鉴于上述的缺点，需要改进方法以克服切口问题及导线形成的周期时 间增加的问题。
技术实现思路
鉴于现有技术的缺点，本专利技术的目的是提供一新的导线形成方法及结 构以解决切口问题及改进周期时间。本专利技术的一观点在于通过化学反应以形成导线结构以取代电镀金，结 果可以免去电镀工艺，并且化学锡是通过浸没步骤形成以保护导线。尺寸 与线宽为可控制的，并且导线的侧壁将不会遭受蚀刻溶液的侵蚀。根据以上的目的，因此需要一新的接线(导线)结构以提升元件可靠度 及增进元件的效能。本专利技术公开一种半导体元件的导线结构，包含 一基板；至少一图案5化导电层，形成于基板之上；一导线，形成于至少一图案化导电层之上; 以及一保护层，围绕导线之上表面及侧壁以避免蚀刻所产生的切口问题。 上述结构还包含一底层形成于导线之下。底层包括镍、金或铂。导线 包括金或铜。至少一图案化导电层包括至少钛/铜。保护层包括无电镀锡、 金、银或镍。本专利技术的另一观点在于一种形成半导体元件的导线结构的方法，包含 底下的步骤提供一基板；然后，形成至少一导电层于基板之上；接着， 图案化一光阻层于至少一导电层之上以裸露至少一导电层的上层；之后， 蚀刻上层；接下来，形成一底层于上述蚀刻至少一导电层之上；然后，形 成一导线于底层之上；之后，移除光阻层；接着，形成一保护层，围绕导 线之上表面及侧壁以避免蚀刻所产生的切口问题。导线是通过电镀所形 成。至少一导电层是通过溅镀所形成。附图说明图1为根据本专利技术的导线结构的剖面示意图。 图2A至图2E为根据本专利技术的工艺流程的示意图。 图3为根据现有技术的切口问题的电子显微镜(SEM)示意图。 图4为根据本专利技术的金导线的电子显微镜(SEM)示意图。 图4A为根据本专利技术的无金导线及切口的电子显微镜(SEM)示意图。 图5为根据本专利技术的厚度控制目的的电子显微镜(SEM)示意图。 图6为根据本专利技术的侧壁控制目的的电子显微镜(SEM)示意图。主要元件符号说明基板100、保护层130、至少一图案化金属层210、 212、 214、光阻 层216、底层218、导线219具体实施例方式本专利技术的以上目的、特征以及优点将于阅读底下详细说明以及图示之 后变得更明显。本专利技术将配合其较佳实施例与附图详述于下。应可理解，本专利技术中的 较佳实施例仅用以说明，而非用以限定本专利技术。此外，除文中的较佳实施例外，本专利技术亦可广泛应用于其它实施例，并且本专利技术并不限定于任何实 施例，而应视所附的权利要求而定。如图1所示，接线(导线)结构包含至少一图案化金属层210、 212及 214形成于一基板(基底或层)100之上。一底层218形成于上述多重层之上。 然后，导线219形成于底层218之上。 一保护层130围绕导线219的上表 面及侧壁。在一实施例中，基板100为半导体基底或由绝缘材料构成的任 一底层。金属层210、 212及214的材料包括钛、铜。底层218包括镍、 金或铂。根据本专利技术的一观点，保护层包括锡、金、银或镍，且其是通过 无电镀工艺所形成。在一例子中，图1结构的形成方法显示于图2A。提供一半导体基底 100。多重金属层210、 212及214依序形成于基底100之上。在一实施例 中，多重金属层是由三明治结构钛/铜/钛210、 212及214所构成。形成多 重金属层210、 212及214的方法可以选择电镀。较佳地，多重金属层210、 212及214可以通过溅镀方法形成。之后，光阻层216形成于多重金属层 210、 212及214之上，接下来，通过微影工艺以图案化光阻层216以得到 预定图案。上层钛214经由图案化光阻层216而裸露，然后蚀刻以裸露铜层212， 接着通过电镀镍/铜而形成导线219或通过电镀金/铜而形成具有层218及 219的双层结构，如图2B所示。然后，去除光阻层216以裸露留下之上 层钛214，如图2C所示。之后，保护层130形成以围绕导线包括层218及219之上表面及侧壁。 举例而言，层218可以为镍、金或铂。在一实施例中，保护层130包括锡、 金、银或镍，且其是通过无电镀工艺所形成。举例而言，基底浸没于包含 上述材料，例如锡，之化学溶本文档来自技高网...

【技术保护点】
一种半导体元件的导线结构，其特征在于，包含：　一基板；　至少一图案化导电层，形成于该基板之上；　一导线，形成于该至少一图案化导电层之上；以及　一保护层，围绕该导线的上表面及侧壁以避免蚀刻所产生的切口问题。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：胡玉山，陈明志，胡迪群，
申请(专利权)人：育霈科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]