存储器件及其制造方法、电子设备技术

本申请实施例提供了一种存储器件及其制造方法、电子设备。在本申请实施例提供的存储器件中，存储单元包括串联的第一晶体管和第二晶体管，相较于只设置有一个晶体管的存储单元而言，施加于一个晶体管的电压差被分担到串联的第一晶体管和第二晶体管上，从而能够显示降低第一晶体管的漏极电压，从而能够降低本申请存储单元中的泄漏电流。存储单元中的泄漏电流。存储单元中的泄漏电流。

【技术实现步骤摘要】
存储器件及其制造方法、电子设备


[0001]本申请涉及半导体
，具体而言，本申请涉及一种存储器件及其制造方法、电子设备。

技术介绍

[0002]随着半导体器件集成化技术的发展，对于以存储器件为代表的半导体器件而言，为了提高存储器件的存储密度，存储器件中存储单元的尺寸越来越小。
[0003]随着存储单元尺寸的减小，存储单元中晶体管的泄漏电流会明显增大，不利于提升存储器件性能的稳定性。

技术实现思路

[0004]本申请提出一种存储器件及其制造方法、电子设备，至少用以改善
技术介绍
中的不足。
[0005]第一个方面，本申请实施例提供了一种存储器件，包括：多个存储单元、字线和位线；
[0006]存储单元包括：
[0007]第一晶体管，第一晶体管的第一源极与位线电连接；
[0008]第二晶体管，与第一晶体管串联；
[0009]电容，与第二晶体管的第二漏极电连接；
[0010]共用电极，为第一晶体管的第一漏极和第二晶体管的第二源极，通过共用电极将第一晶体管和第二晶体管串联；
[0011]第一晶体管和第二晶体管均为n型晶体管或均为p型晶体管，且第一晶体管的第一栅极和第二晶体管的第二栅极与字线电连接。
[0012]可选地，第一晶体管和第二晶体管分别为垂直晶体管，且第一晶体管和第二晶体管沿着垂直于衬底的方向叠层设置。
[0013]可选地，第一晶体管的第一半导体层和第二晶体管的第二半导体层沿着垂直于衬底的方向叠层设置，且第一半导体层和第二半导体层之间设置有共用电极，第一半导体层和第二半导体层分别与共用电极连接；
[0014]第一栅极和第二栅极沿着垂直于衬底的方向叠层设置；
[0015]第一栅极环绕第一半导体层的外侧壁设置且与第一半导体层相绝缘，第二栅极环绕第二半导体层的外侧壁设置且与第二半导体层相绝缘；或者，第一半导体层环绕第一栅极的外侧壁且与第一栅极相绝缘，第二半导体层环绕第二栅极的外侧壁设置且与第二栅极相绝缘。
[0016]可选地，字线在平行于衬底的方向延伸同时与第一栅极和第二栅极连接。
[0017]可选地，第一半导体层、第二半导体层以及共用电极为柱状结构；
[0018]第一晶体管的第一源极、共用电极，以及第二晶体管的第二漏极依次沿着远离衬
底的方向叠层且间隔设置，第二晶体管的第二漏极设置于第二半导体层的顶端或侧壁；
[0019]第一晶体管的第一源极设置于第一半导体层的底端或侧壁。
[0020]可选地，第一晶体管的第一源极、共用电极，以及第二晶体管的第二漏极的外轮廓在衬底上的投影围设第一半导体层和第二半导体层的外轮廓在衬底上的投影，使得第一晶体管的第一源极、共用电极、第二晶体管的第二漏极相对于第一半导体层和第二半导体层向外凸出；
[0021]第一栅极位于第一半导体层的外侧壁上，第二栅极位于第二半导体层的外侧壁上；存储单元包括连接电极，连接电极与第一栅极和第二栅极接触，并环绕设置于第一栅极和第二栅极的外侧壁。
[0022]可选地，电容位于第二晶体管的第二漏极远离衬底的一侧，电容的第一电极的部分与第二晶体管的第二漏极接触。
[0023]可选地，字线包括多个依次连接的子段，每个子段环绕第一栅极、共用电极、第二栅极以及第二晶体管的第二漏极的外侧壁设置，且子段的上表面与第二晶体管的第二漏极的上表面平齐。
[0024]第二个方面，本申请实施例提供了一种电子设备，包括：如上述第一个方面所提供的任一存储器件。
[0025]第三个方面，本申请实施例提供了一种存储器件的制造方法，包括：
[0026]基于图案化工艺在衬底的一侧形成多个相互间隔设置的重复单元；每个重复单元包括叠层设置的第一源极、第一半导体层、共用电极、第二半导体层和第二漏极；
[0027]在第一源极、第一半导体层、共用电极、第二半导体层和第二漏极的外侧壁形成第一绝缘层，在第一绝缘层的外侧壁形成第一栅极和第二栅极；
[0028]形成与第一源极连接的位线；
[0029]形成与第一栅极和第二栅极连接的字线；
[0030]在第二漏极远离衬底的一侧形成与漏极电连接的电容。
[0031]可选地，基于图案化工艺在衬底的一侧形成多个相互间隔设置的重复单元，包括：
[0032]基于图案化工艺在衬底的一侧形成多个相互间隔设置初始重复单元，初始重复单元包括叠层设置的第一源极、第一初始半导体层、共用电极、第二初始半导体层和第二漏极；
[0033]侧向刻蚀初始重复单元的第一初始半导体层和第二初始半导体层，形成重复单元。
[0034]可选地，形成与第一栅极和第二栅极连接的字线，包括：
[0035]形成填充于所有重复单元之间的初始字线层；
[0036]图案化初始字线层形成平行于衬底方向延伸的字线。
[0037]本申请实施例提供的技术方案带来的有益技术效果包括：
[0038]在本申请实施例提供的存储器件中，存储单元包括串联的第一晶体管和第二晶体管，相较于只设置有一个晶体管的存储单元而言，施加于一个晶体管的电压差被分担到串联的第一晶体管和第二晶体管上，从而能够显示降低第一晶体管的漏极电压，从而能够降低本申请存储单元中的泄漏电流，从而能够保障本申请存储器件的工作性能。
[0039]同时，由于第一晶体管和第二晶体管共用同一个共用电极，从而能够减小第一晶
体管和第二晶体管所占的体积，能够保障存储器件的单元存储密度。
[0040]本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0041]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0042]图1为本申请实施例提供的一种存储器件中一种存储单元的电路原理结构示意图；
[0043]图2为本申请实施例提供的一种存储器件中一种存储单元的结构示意图；
[0044]图3为本申请实施例提供的另一种存储器件的俯视结构示意图；
[0045]图4为本申请实施例提供的图3所示存储器件AA向的剖视结构示意图；
[0046]图5为本申请实施例提供的图3所示存储器件BB向的剖视结构示意图；
[0047]图6为本申请实施例提供的又一种存储器件中一种存储单元的结构示意图；
[0048]图7为本申请实施例提供的一种存储器件的制备方法的流程示意图；
[0049]图8a为本申请实施例提供的存储器件的制备方法中制备得到第一掺杂层后的俯视结构示意图；
[0050]图8b为本申请实施例提供的图8a所示结构的AA向剖视结构示意图；
[0051]图8c为本申请实施例提供的图8a所示结构的BB向剖视结构示意图；
[0052]图9a为本申请实施例提供的存储器件的制备方法中制备得到的第一中间基板的俯视结构示意图；
...

【技术保护点】

【技术特征摘要】
1.一种存储器件，其特征在于，包括：多个存储单元、字线和位线；所述存储单元包括：第一晶体管，所述第一晶体管的第一源极与所述位线电连接；第二晶体管，与所述第一晶体管串联；电容，与所述第二晶体管的第二漏极电连接；共用电极，为所述第一晶体管的第一漏极和所述第二晶体管的第二源极，通过所述共用电极将所述第一晶体管和所述第二晶体管串联；所述第一晶体管和所述第二晶体管均为n型晶体管或均为p型晶体管，且所述第一晶体管的第一栅极和所述第二晶体管的第二栅极与所述字线电连接。2.根据权利要求1所述的存储器件，其特征在于，所述第一晶体管和所述第二晶体管分别为垂直晶体管，且所述第一晶体管和所述第二晶体管沿着垂直于衬底的方向叠层设置。3.根据权利要求2所述的存储器件，其特征在于，所述第一晶体管的第一半导体层和所述第二晶体管的第二半导体层沿着垂直于衬底的方向叠层设置，且所述第一半导体层和所述第二半导体层之间设置有所述共用电极，所述第一半导体层和所述第二半导体层分别与所述共用电极连接；所述第一栅极和所述第二栅极沿着垂直于衬底的方向叠层设置；所述第一栅极环绕所述第一半导体层的外侧壁设置且与所述第一半导体层相绝缘，所述第二栅极环绕所述第二半导体层的外侧壁设置且与所述第二半导体层相绝缘；或者，所述第一半导体层环绕所述第一栅极的外侧壁且与所述第一栅极相绝缘，所述第二半导体层环绕所述第二栅极的外侧壁设置且与所述第二栅极相绝缘。4.根据权利要求3所述的存储器件，其特征在于，所述字线在平行于衬底的方向延伸同时与所述第一栅极和所述第二栅极连接。5.根据权利要求4所述的存储器件，其特征在于，所述第一半导体层、所述第二半导体层以及所述共用电极为柱状结构；所述第一晶体管的第一源极、所述共用电极，以及所述第二晶体管的第二漏极依次沿着远离衬底的方向叠层且间隔设置，所述第二晶体管的第二漏极设置于所述第二半导体层的顶端或侧壁；所述第一晶体管的第一源极设置于所述第一半导体层的底端或侧壁。6.根据权利要求5所述的存储器件，其特征在于，所述第一晶体管的第一源极、所述共用电极，以及所述第二晶体管的第二漏极的外轮廓在衬底上的投影围设所述第一半导体层和所述第二半导体层的外轮廓在衬底上的投影，使得所述第一晶体管的第一源极...

【专利技术属性】
技术研发人员：朱正勇，赵超，康卜文，王桂磊，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：