波特率自适应串行通信中继器的制作方法技术

本发明专利技术一种波特率自适应串行通信中继器的制作方法属于电子通信领域，特别涉及波特率自适应通信中继器的制作方法。本发明专利技术采用第一微控制器、第二微控制器与双口ＲＡＭ相连接的数据处理方式，将第一微控制器与第一波特率自适应串行通信器件通过信号线连接：将第二微控制器与第二波特率自适应串行通信器件通过信号线连接。第一、第二波特率自适应串行通信器件内部模块包括波特率自适应发生器、信号转换器，并－串数据接收移位器、串－并数据发送移位器、逻辑与门和逻辑非门，均采用可编程器件制作。结构新颖、通信稳定速度高，能自动识别总线上的数据速率，双口ＲＡＭ作为共享内存。接口灵活方便，易与控制。具有良好的可维护性和扩展性，成本低。

【技术实现步骤摘要】

本专利技术一种属于电子通信领 域，特别涉及波特率自适应通信中继器的制作方法。
技术介绍
串行通信结构简单、硬件开销小，是当前应用最多的通信方式。随着 串行总线网络区域的扩大，两个节点之间的直接传输数据难以满足远距离 通信要求。中继器是延长串行总线通信距离的中转站，其通信效率和通信 的可靠性直接影响串行总线的通信能力，传统的基于单微控制器的串行总 线中继器难以满足大量数据的中转要求，因此设计一款性能优越的中继器就显得非常重要了。申请号为200810020715.8的专利基于双口RAM的 双CPU保护信息共享系统及信息处理方法，采用了双口RAM芯片，两个 CPU系统，分别与双口RAM的两端相连，每个CPU系统完成运算任务的 不同部分，由双口RAM共享两个CPU系统需要交互的保护信息。此专利 中只使用了双口 RAM共享数据，而没有直接用信号线把两个CPU连接起 来，因此两个CPU必需通过双口 RAM进行联络，缺乏任务控制的实时性。 因此本专利在使用双口 RAM共享数据的同时用信号线直接将两个CPU相 联，两个CPU能够实时查询对方的状态。 一种利用双口 RAM进行异步数 据传输的装置，申请号200710001170.1,公开号CN101232434，公开了 一种利用双口RAM进行异步数据传输的装置，该装置包括 一个数据更新 FIFO、 一个数据更新控制器和一个数据双口RAM。专利中只是对设备异步 数据传输的中转，数据传输是单方向的，且无MCU控制，灵活性差。
技术实现思路
本专利技术要解决的技术难题是串行通信传输距离短，采用传统的中继 器后，虽然解决了通信距离问题，但总线的上的传输数据速度和数据的批 量都有一定的限制，而且需要人工设置中继器的通信波特率。本专利技术采用双口 RAM配合双微控制器的方案，双口 RAM作为双微控制器件的共享资 源，能够进行数据数据共享，同时，双微控制器可以直接进行通信联络， 快速调度处理数据，解决了串行总线上大批量数据传输问题；采用可编程 器件设计波特率自适应串行通信器件，解决了通信波特率的自适应问题。本专利技术采用的技术方案 一种波特率自适应串行通信中继器的制作方 法，采用第一微控制器ni、第二微控制器w与双口 ram3相连接的数据处 理方式，第一微控制器III的引脚p2.2与第二微控制器IV的引脚p2.2直接相 连接，第一微控制器iii的引脚p2.3与第二微控制器iv的引脚p2.3直接相连 接，它们之间直接进行通信联络，实时处理来自第一波特率自适应串行通 信器件i 、第二波特率自适应串行通信器件ii上的数据；双口 ram3作为 第一微控制器in、第二微控制器w的共享资源，双口 ram3的第一数据/ 地址总线db1/ab1与第一微控制器m的端口 p0相连，双口 ram3的第二 数据/地址总线db2/ab2与第二微控制器iv的端口 p0相连；第一微控制器 III从第一波特率自适应串行通信器件I上接收来的数据送入双口 ram3， 这些数据要被第二微控制器iv取走，送到第二波特率自适应串行通信器件n上；第二微控制器iv从第二波特率自适应串行通信器件n接收来的数据送入双口 ram3，这些数据要被第一微控制器iii取走，送到第一波特率自适应串行通信器件I上。将第一微控制器in与第一波特率自适应串行通信器件i通过信号线连接即第一波特率自适应串行通信器件i的外部复位信号引脚rst与第一微控制器m的端口引脚p2.4相连，第一波特率自适应串行通信器件i的数据发送使能信号te与第一微控制器iii的端口引脚p2. 5相连，第一波特率 自适应串行通信器件i的用于传输发送数据的并行总线tdb与第一微控制器in的端口 p3相连，第一波特率自适应串行通信器件i的发送完毕标志信号控制引脚ti与第一微控制器in的端口引脚p2. 6相连，第一波特率 自适应串行通信器件I的用于传输接收数据的并行总线rdb与第一微控制器m的端口 pi相连，第一波特率自适应串行通信器件i的数据接收完毕标志信号引脚ri与第一微控制器iii的端口引脚p2.7相连。将第二微控制器iv与第二波特率自适应串行通信器件n通过信号线连接即第二波特率自适应串行通信器件ii的外部复位信号引脚rst与第二 微控制器w的端口引脚p2. 4相连，第二波特率自适应串行通信器件ii的数 据发送使能信号te与第二微控制器w的端口引脚p2. 5相连，第二波特率 自适应串行通信器件ii的用于传输发送数据的并行总线tdb与第二微控制 器iv的端口 p3相连，第二波特率自适应串行通信器件ii的发送完毕标志信号控制引脚TI与第二微控制器IV的端口引脚P2.6相连，第二波特率自适应串行通信器件II的用于传输接收数据的并行总线RDB与第二微控制器iv的端口 pi相连，第二波特率自适应串行通信器件n的数据接收完毕标志信号引脚RI与第二微控制器IV的端口引脚P2.7相连。第一波特率自适应串行通信器件I、第二波特率自适应串行通信器件 II其制作方法相同，其内部模块包括波特率自适应发生器6、信号转换器7， 并-串数据接收移位器10、串-并数据发送移位器11、逻辑与门8和逻辑非 门9，均采用可编程器件制作，其中，波特率自适应发生器6、并-串数据发 送移位器10、串-并数据接收移位器11均采用程序状态机编程模式，其制 作步骤如下用硬件描术语言VHDL编写程序，来实现波特率自适应发生器6对波 特率的自适应控制；定义波特率自适应发生器6的内部复位信号Reset，波 特率时钟输出信号BaudClk，内部时钟信号clock,复位输出信号ResetOut， 串行数据接收校准信号RxDip，并将内部时钟信号clock映射到外部时钟信 号引脚CLK，内部复位信号Reset映射到外部复位信号引脚RST;波特率 自适应发生器6用来产生适合于相应波特率的时钟信号，其波特率通过输 入时钟CLK生成，当复位引脚RST有效后，系统实现复位并进入时钟控制 开始状态101,等待接收第一个字节，这一字节作为串行通信收发数据波特 率的校准字节，本系统选取0x55作校准字节，由5个低电平和4个高电平 交替出现的方波，其中每个电平分别持续一个波特率周期。在时钟控制逻 辑处于时钟控制开始状态101时，当RxD为低电平时，跳转到校准字节接 收状态102开始计数。计数一直到最后一个低电平结束为止， 一共9个周 期，对9个周期计数的结果除以9，便可得到一个波特率周期对应的系统时 钟周期数，然后计算出对第一波特率自适应串行通信器件时钟源2和第二 波特率自适应串行通信器件时钟源4的分频值并进行分频设置；接下来进 入正常工作状态103，从而生成了串行通信收发数据波特率。用硬件描术语言VHDL编写程序实现信号转换器7:定义信号转换器7 的内部复位信号Reset,内部时钟信号clock,信号转换器输入信号Sigln， 信号转换器输出信号SigOut，等待信号WaitSig，并将信号转换器输入信号 Sigln映射到数据发送使能信号TE，内部复位信号Reset映射到外部复位信号引脚RST;信号转换器7将高速的数据发送使能信号TE由信号转换器输 入信号Sigln输入，转换成低速信号后，由信号转换器输出信号SigOut输 出到并-串数据发送移位器10的本文档来自技高网...

【技术保护点】
一种波特率自适应串行通信中继器的制作方法，其特征是，采用第一微控制器（Ⅲ）、第二微控制器（Ⅳ）与双口ＲＡＭ（３）相连接的数据处理方式，第一微控制器（Ⅲ）的引脚Ｐ２．２与第二微控制器（Ⅳ）的引脚Ｐ２．２直接相连接，第一微控制器（Ⅲ）的引脚Ｐ２．３与第二微控制器（Ⅳ）的引脚Ｐ２．３直接相连接，它们之间直接进行通信联络，实时处理来自第一波特率自适应串行通信器件（Ⅰ）、第二波特率自适应串行通信器件（Ⅱ）上的数据；双口ＲＡＭ（３）作为第一微控制器（Ⅲ）、第二微控制器（Ⅳ）的共享资源，双口ＲＡＭ（３）的第一数据／地址总线ＤＢ１／ＡＢ１与第一微控制器（Ⅲ）的端口Ｐ０相连，双口ＲＡＭ（３）的第二数据／地址总线ＤＢ２／ＡＢ２与第二微控制器（Ⅳ）的端口Ｐ０相连；第一微控制器（Ⅲ）从第一波特率自适应串行通信器件（Ⅰ）上接收来的数据送入双口ＲＡＭ（３），这些数据要被第二微控制器（Ⅳ）取走，送到第二波特率自适应串行通信器件（Ⅱ）上；第二微控制器（Ⅳ）从第二波特率自适应串行通信器件（Ⅱ）接收来的数据送入双口ＲＡＭ（３），这些数据要被第一微控制器Ⅲ）取走，送到第一波特率自适应串行通信器件（Ⅰ）上；　将第一微控制器（Ⅲ）与第一波特率自适应串行通信器件（Ⅰ）通过信号线连接：即第一波特率自适应串行通信器件（Ⅰ）的外部复位信号引脚ＲＳＴ与第一微控制器（Ⅲ）的端口引脚Ｐ２．４相连，第一波特率自适应串行通信器件（Ⅰ） 的数据发送使能信号ＴＥ与第一微控制器Ⅲ）的端口引脚Ｐ２．５相连，第一波特率自适应串行通信器件（Ⅰ）的用于传输发送数据的并行总线ＴＤＢ与第一微控制器（Ⅲ）的端口Ｐ３相连，第一波特率自适应串行通信器件（Ⅰ）的发送完毕标志信号控制引脚ＴⅠ与第一微控制器（Ⅲ）的端口引脚Ｐ２．６相连，第一波特率自适应串行通信器件（Ⅰ）的用于传输接收数据的并行总线ＲＤＢ与第一微控制器（Ⅲ）的端口Ｐ１相连，第一波特率自适应串行通信器件（Ⅰ）的数据接收完毕标志信号引脚ＲＩ与第一微控制器（Ⅲ）的端口引脚Ｐ２．７相连；　将第二微控制器（Ⅳ）与第二波特率自适应串行通信器件（Ⅱ）通过信号线连接：即第二波特率自适应串行通信器件（Ⅱ）的外部复位信号引脚ＲＳＴ与第二微控制器（Ⅳ）的端口引脚Ｐ２．４相连，第二波特率自适应串行通信器件（Ⅱ）的数据发送使能 信号ＴＥ与第二微控制器（Ⅳ）的端口引脚Ｐ２．５相连，第二波特率自适应串行通信器件（Ⅱ）的用于传输发送数据的并行总线ＴＤＢ与第二...

【技术特征摘要】

【专利技术属性】
技术研发人员：邱铁，江贺，于玉龙，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：91[中国|大连]