半导体器件和包括该半导体器件的图像传感器制造技术

公开了一种半导体器件和一种图像传感器，该半导体器件包括：衬底；衬底上的栅极结构，其包括平行于第一方向延伸并且在第二方向上彼此间隔开的第一侧和第二侧以及平行于第二方向延伸的第三侧；以及多个源极/漏极区，其包括在第二方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区，以及在第一方向上与第一源极/漏极区和第二源极/漏极区中的至少一个间隔开的第三源极/漏极区，第一源极/漏极区和第二源极/漏极区分别与第一侧和第二侧重叠，第三源极/漏极区与第一侧和第三侧之一重叠，并且施加至第一源极/漏极区和第二源极/漏极区的电压和施加至第三源极/漏极区的电压基于它们各自彼此不同的值进行操作。们各自彼此不同的值进行操作。们各自彼此不同的值进行操作。

【技术实现步骤摘要】
半导体器件和包括该半导体器件的图像传感器
[0001]相关申请的交叉引用
[0002]本申请要求在韩国知识产权局于2021年11月11日提交的韩国专利申请No.10
‑
2021
‑
0154774以及于2022年1月27日提交的韩国专利申请No.10
‑
2022
‑
0012312的优先权，二者的全部内容以引用方式全文并入本文中。


[0003]本公开涉及一种半导体器件和包括该半导体器件的图像传感器。

技术介绍

[0004]随着MOS晶体管的特征尺寸减小，栅极的长度和宽度以及栅极下方形成的沟道的长度和宽度也减小。随着晶体管的沟道长度减小，从沟道施加的电场的幅度增大，并且诸如阈电压的特性的散布增加。
[0005]晶体管沟道宽度的减小影响特性散布的增加，并且在这种情况下，出现诸如跨导的性能降低的问题。这种特性恶化可能是使用晶体管作为读出电路的产品(诸如，图像传感器)中的障碍。
[0006]因此，正在进行用于改善晶体管中的特性散布和性能的各种研究。

技术实现思路

[0007]本公开的一个方面是提供一种其中晶体管的操作性能改进的半导体器件。
[0008]根据本公开的实施例，提供了一种半导体器件，该半导体器件包括：在彼此交叉的第一方向和第二方向上延伸的衬底；设置在衬底上的栅极结构，栅极结构包括平行于第一方向延伸并且在第二方向上彼此间隔开的第一侧和第二侧以及平行于第二方向延伸的第三侧；以及第一导电类型的多个源极/漏极区，其设置在衬底中，其中，多个源极/漏极区包括在第二方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区、以及在第一方向上与第一源极/漏极区和第二源极/漏极区中的至少一个间隔开的第三源极/漏极区，其中，第一源极/漏极区和第二源极/漏极区在垂直于第一方向和第二方向的第三方向上分别与第一侧和第二侧重叠，其中，第三源极/漏极区在第三方向上与第一侧和第三侧之一重叠，并且其中，施加至第一源极/漏极区和第二源极/漏极区的电压和施加至第三源极/漏极区的电压基于它们各自彼此不同的值进行操作。
[0009]根据本公开的前述和其它实施例，提供了一种半导体器件，该半导体器件包括：在彼此交叉的第一方向和第二方向上延伸的衬底；设置在衬底上的栅极结构，其包括平行于第一方向延伸并且在第二方向上彼此间隔开的第一侧和第二侧；以及源极/漏极区，其设置在衬底中以在垂直于第一方向和第二方向的第三方向上与栅极结构的第一侧和第二侧中的至少一个重叠，并且具有第一导电类型的杂质，其中，源极/漏极区包括多个源极区以及与多个源极区中的每一个间隔开的至少一个漏极区。
[0010]根据本公开的前述和其它实施例，提供了一种图像传感器，该图像传感器包括：栅
极结构，根据由感光元件积累的电荷的电压被施加至栅极结构，栅极结构包括平行于第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开的第一侧和第二侧以及平行于第二方向延伸的第三侧；以及源极跟随器晶体管，其包括第一导电类型的多个源极/漏极区，其中，多个源极/漏极区包括在第二方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区、以及在第一方向上与第一源极/漏极区和第二源极/漏极区中的至少一个间隔开的第三源极/漏极区，其中，第一源极/漏极区和第二源极/漏极区分别在垂直于第一方向和第二方向的第三方向上与第一侧和第二侧重叠，其中，第三源极/漏极区在第三方向上与第一侧和第三侧之一重叠，并且其中，施加至第一源极/漏极区和第二源极/漏极区的电压和施加至第三源极/漏极区的电压基于它们各自彼此不同的值进行操作。
[0011]本公开的目的不限于本公开的上面提及的那些以及本文未提及的附加目的，并且从本公开的下面的描述中，本领域技术人员将清楚地理解本公开的目的。
附图说明
[0012]通过参照附图详细描述本公开的示例性实施例，本公开的以上和其它方面和特征将变得更清楚，在附图中，相同的标号始终指代相同元件。在附图中：
[0013]图1是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0014]图2是沿着图1的线A
‑
A截取的剖视图；
[0015]图3是沿着图1的线B
‑
B截取的剖视图；
[0016]图4是示出根据本公开的一些示例实施例的半导体器件的示图；
[0017]图5是示出根据本公开的一些示例实施例的半导体器件的示图；
[0018]图6是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0019]图7是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0020]图8是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0021]图9是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0022]图10是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0023]图11是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0024]图12是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0025]图13是沿着图12的线C
‑
C截取的剖视图；
[0026]图14是示出根据本公开的一些示例实施例的半导体器件的示意性布局图；
[0027]图15是示出根据本公开的一些示例实施例的源极跟随器晶体管的结构的示意性剖视图；
[0028]图16是示出根据本公开的一些示例实施例的图像传感器的示图；
[0029]图17是示出根据本公开的一些示例实施例的像素的结构的示意性电路图。
具体实施方式
[0030]下文中，将参照图1至图5描述根据本公开的一些示例实施例的半导体器件。
[0031]图1是示出根据本公开的一些示例实施例的半导体器件的示意性布局图。图2是沿着图1的线A
‑
A截取的剖视图。图3是沿着图1的线B
‑
B截取的剖视图。图4是示出根据本公开的一些示例实施例的半导体器件的示图。图5是示出根据本公开的一些示例实施例的半导
体器件的示图。
[0032]参照图1至图5，根据本公开的一些示例实施例的半导体器件1000可包括衬底100、栅极结构200和多个源极/漏极区300。
[0033]衬底100可在彼此交叉的第一方向DR1和第二方向DR2上延伸。
[0034]在一些实施例中，衬底100可包括N型晶体管形成区域。可替换地，衬底100可包括P型晶体管形成区域。
[0035]例如，衬底100可包括体硅、绝缘体上硅(SOI)、硅衬底、硅锗、绝缘体上硅锗(SGOI)、碳化硅、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓，但不限于此。
[0036]在一些实施例中，衬底100将被描述为包含硅的硅衬底。
[0037]沟槽120T可形成在衬底100中，以限本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，其在彼此交叉的第一方向和第二方向上延伸；栅极结构，其设置在所述衬底上，所述栅极结构包括平行于所述第一方向延伸并且在所述第二方向上彼此间隔开的第一侧和第二侧以及平行于所述第二方向延伸的第三侧；以及第一导电类型的多个源极/漏极区，其设置在所述衬底中，其中，所述多个源极/漏极区包括在所述第二方向上彼此间隔开的第一源极/漏极区和第二源极/漏极区、以及在所述第一方向上与所述第一源极/漏极区和所述第二源极/漏极区中的至少一个间隔开的第三源极/漏极区，其中，所述第一源极/漏极区和所述第二源极/漏极区在垂直于所述第一方向和所述第二方向的第三方向上分别与所述第一侧和所述第二侧重叠，其中，所述第三源极/漏极区在所述第三方向上与所述第一侧和所述第三侧之一重叠，并且其中，施加至所述第一源极/漏极区和所述第二源极/漏极区的电压和施加至所述第三源极/漏极区的电压基于它们各自彼此不同的值进行操作。2.根据权利要求1所述的半导体器件，其中，施加至所述第三源极/漏极区的电压大于施加至所述第一源极/漏极区和所述第二源极/漏极区的电压。3.根据权利要求1所述的半导体器件，其中，施加至所述第三源极/漏极区的电压小于施加至所述第一源极/漏极区和所述第二源极/漏极区的电压。4.根据权利要求1所述的半导体器件，其中，在所述第一方向上，所述第一源极/漏极区和所述第二源极/漏极区中的至少一个的长度和所述第三源极/漏极区的长度彼此不同。5.根据权利要求1所述的半导体器件，其中，在所述第一方向上，所述第一源极/漏极区的长度和所述第二源极/漏极区的长度彼此不同。6.根据权利要求1所述的半导体器件，还包括：第四源极/漏极区，其在所述第三方向上与所述栅极结构的所述第二侧重叠并且在所述第一方向上与所述第一源极/漏极区和所述第二源极/漏极区中的每一个间隔开。7.根据权利要求6所述的半导体器件，其中，施加至所述第三源极/漏极区的电压大于施加至所述第四源极/漏极区的电压。8.根据权利要求6所述的半导体器件，其中，施加至所述第三源极/漏极区的电压小于施加至所述第四源极/漏极区的电压。9.根据权利要求1所述的半导体器件，其中，所述栅极结构包括沿着所述第二方向从所述第一侧延伸的第一内壁和连接至所述第一内壁并且沿着所述第一方向延伸的第二内壁。10.根据权利要求1所述的半导体器件，其中，限定位于所述衬底与所述栅极结构之间的有源区的沟槽和填充所述沟槽的绝缘层形成在所述衬底中，并且其中，所述绝缘层设置在所述第一源极/漏极区和所述第三源极/漏极区之间。11.根据权利要求10所述的半导体器件，其中，所述沟槽包括沿着所述第二方向从所述栅极结构的所述第一侧延伸的第一侧表面和连接至所述第一侧表面并且沿着所述第一方向延伸的第二侧表面。
12.根据权利要求1所述的半导体器件，其中，所述多个源极/漏极区的深度彼此不同。13.一种半导体器件，包括：衬底，其在彼此交叉的第一方向和第二方向上延伸；栅极结构，其设置在...

【专利技术属性】
技术研发人员：陈暎究，安正言卓，李元奭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：