在存储器测试期间集中记录和聚集芯片上的误比较制造技术

本发明专利技术涉及在存储器测试期间集中记录和聚集芯片上的误比较。一种用于在存储器测试期间集中记录和聚集芯片上的误比较的系统和方法。该方法包括由存储器设备的内置自测(BIST)单元使用第一算法来对存储器设备的一个或更多个存储体执行存储器测试。该方法包括响应于对存储器设备的一个或更多个存储体执行存储器测试而生成误比较结果。该方法包括基于误比较结果来确定故障诊断信息。该方法包括生成包括故障诊断信息和误比较结果的错误包。该方法包括将错误包置于多个错误包的队列中以生成排队的错误包。排队的错误包。排队的错误包。

【技术实现步骤摘要】
在存储器测试期间集中记录和聚集芯片上的误比较


[0001]本公开内容总体上涉及存储器设备领域，并且更具体地，涉及用于在存储器测试期间集中记录和聚集芯片上的误比较的系统和方法。

技术介绍

[0002]计算设备通常依赖于存储的数字信息，该存储的数字信息主要是可以用于指导电路性能的数据。数字信息可以存储在不同类型的存储器设备中。随机存取存储器(RAM)是可以在任何时刻处随机访问的存储器，而不必遍历每个存储器位置。RAM存储器是易失性的，这意味着一旦移除电源，存储在RAM中的信息就会丢失。相反，只读存储器(ROM)是非易失性的，因为当移除电源时其内容不会丢失。存储器设备在销售到市场之前通常要进行缺陷测试。

技术实现思路

[0003]本专利技术涉及一种用于在存储器测试期间集中记录和聚集芯片上的误比较的系统和方法。该方法包括由存储器设备的内置自测(BIST)单元使用第一算法来对存储器设备的一个或更多个存储体执行存储器测试。该方法包括响应于对存储器设备的一个或更多个存储体执行存储器测试而生成误比较结果。该方法包括基于误比较结果来确定故障诊断信息。该方法包括生成包括故障诊断信息和误比较结果的错误包。该方法包括将错误包置于多个错误包的队列中以生成排队的错误包。
附图说明
[0004]在附图的图中通过示例而非限制的方式来说明本公开内容，在附图中相似的附图标记指代类似的元件，并且在附图中：
[0005]图1是示出根据一些实施方式的用于在存储器测试期间集中记录和聚集芯片上的误比较的示例环境的框图；r/>[0006]图2是示出根据一些实施方式的用于使用SFCU对故障位位置和地址进行编码的示例环境的框图；
[0007]图3是根据一些实施方式的用于在存储器测试期间集中记录和聚集芯片上的误比较的方法的流程图；以及
[0008]图4是根据一些实施方式的用于在存储器测试期间集中记录和聚集芯片上的误比较的方法的流程图。
具体实施方式
[0009]以下描述阐述了许多具体细节，例如具体系统、部件、方法等的示例，以提供对本文中描述的用于在存储器测试期间集中记录和聚集芯片上的误比较的技术的各种实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下
实践至少一些实施方式。在其他实例中，为了避免使本文中描述的技术不必要地模糊，未详细描述公知的部件、元件或方法或者以简单的框图格式呈现公知的部件、元件或方法。因此，在下文中阐述的具体细节仅是示例性的。特定的实现方式可以不同于这些示例性细节，并且仍然被视为在本公开内容的范围内。
[0010]半导体芯片例如存储器设备的开发者可以使用外部自动测试装备(ATE)对半导体芯片进行大量测试。ATE可以通过向存储器设备的地址位置读取/写入数据模式以确认地址位置是无缺陷的(例如，无电路缺陷、无半导体制造缺陷等)来测试存储器设备。由于ATE趋于大且昂贵，因此存储器设备开发者可能优选使用一个或更多个内部内置自测(BIST)引擎来测试存储器设备，这些引擎通常比ATE快。在这种情况下，ATE将简单地向存储器设备的BIST引擎提供时钟信号，这又将使得BIST引擎直接将数据模式应用于存储器位置并评估存储器输出。因此，存储器设备的BIST引擎将处理激励和观察特征，同时仅占据存储器设备的不动产(real estate)的一小部分。
[0011]虽然常规MBIST引擎提供了优于ATE的优势，但它们也具有显著的局限性，对半导体开发者有效且经济高效地测试存储器设备的能力产生负面影响。特别地，常规MBIST引擎不能记录使存储器设备未通过由MBIST引擎执行的存储器测试的特定机制。没有这种能力，常规MBIST引擎不能记录/报告哪个MBIST引擎故障了、哪个算法故障了、以及/或者哪个存储器实例(例如，存储体、地址、位)故障了。常规MBIST引擎也不能提供可以用于使得能够重复使用相同的数据模式的接口。
[0012]半导体开发者已尝试使用第三方“专用”测试装备来确定导致误比较(例如，写入地址位置的内容与从该地址位置读取的内容之间的差异)的具体机制和/或使用相同的数据模式进行存储器测试。然而，这些解决方案不是自动化的，而是导致较高测试器时间的手动密集型过程，这又消耗了产量分析。例如，必须为每个设备/部件设置和配置专门的测试装备——这是漫长、繁琐的过程。除了极其昂贵之外，专门的测试装备也不能区分简单的故障和复杂的故障，因此单个位的故障将需要与多位的复杂故障一样多的测试工作。
[0013]本公开内容的各方面通过提供用于在存储器测试期间集中记录和聚集芯片上的误比较的增强型MBIST系统和方法来解决上述缺陷及其他缺陷。如以下段落中所述，在一些实施方式中，使用增强型MBIST系统执行的每个读取操作可以触发BIST存储器环或包装上的数据比较，例如利用基于异或(XOR)的逻辑评估(例如，Compare_OUT)。在一些实施方式中，单个位的误比较可以被优先编码到log2大小的数据中，其中大多数比较器故障可能是由于单个位故障。在一些实施方式中，单个位误比较可以被优先编码，其中误比较导致逆序编码2位错误。
[0014]在一些实施方式中，存储器设备可以包括单个故障错误捕获单元(SFCU)，其被配置成对故障/失效位位置和存储器地址(有时分别称为“故障诊断信息”)进行编码。在一些实施方式中，在存储器测试的迭代中，如果检测到相同的错误，则可能遇到单个地址故障，但是这种情况可以检测是否有多于一个的地址处于故障——这种检测也可以由SFCU进行编码。
[0015]在一些实施方式中，每个SFCU可以包含一个或更多个寄存器缓冲器，其被配置成保存编码的误比较。在一些实施方式中，当检测到多于一个的故障地址时，最新的故障地址将与溢出位集一起被捕获。在一些实施方式中，最新的故障地址和溢出位可以存储在缓冲
器中。
[0016]在一些实施方式中，每个SFCU可以被配置成存储唯一的存储器实例标识符(ID)(有时称为“故障诊断信息”)，其对于芯片型号和对于所有其他存储器实例(例如，存储体)是唯一的。在一些实施方式中，可以为每个存储器或影响产量的存储器的选择性子集创建SFCU。在一些实施方式中，可以对每个SFCU的输出进行打包以用于流水线操作。
[0017]在一些实施方式中，每个SFCU的打包的输出然后可以由仲裁器(例如，循环优先级仲裁器)集中收集，并在称为故障和报告收集单元(FRCU)的功能单元中出队。在一些实施方式中，当FRCU被其输入束上的动作向量指示出队时，可以发生出队。在一些实施方式中，来自每个SFCU的出队包然后可以被收集(例如，聚合、聚集)在FRCU中的集中队列中。在一些实施方式中，当将SFCU包入队时，FRCU可以用故障算法信息(例如，用于执行存储器测试的算法)来标记(例如，标明、分配)每个包。
[0018]在一些实施方式中，可以经由ATE或通过片上存储器映射输入输出(MMIO)访问方案访问FRCU最终错误队列。在一些实施方式中，FRCU可以被配置成提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：由存储器设备的内置自测BIST单元使用第一算法对所述存储器设备的一个或更多个存储体执行存储器测试；由所述BIST单元响应于对所述存储器设备的所述一个或更多个存储体执行所述存储器测试而生成误比较结果；由所述BIST单元基于所述误比较结果来确定故障诊断信息；由所述BIST单元生成包括所述故障诊断信息和所述误比较结果的错误包；以及由所述BIST单元将所述错误包置于多个错误包的队列中以生成排队的错误包。2.根据权利要求1所述的方法，其中，所述故障诊断信息包括存储体标识符、存储器地址标识符或故障位位置标识符中的至少一个。3.根据权利要求1所述的方法，其中，基于所述第一算法对所述存储器设备的所述一个或更多个存储体执行所述存储器测试包括：由所述BIST单元从所述一个或更多个存储体的存储器地址获取存储器数据；由所述BIST单元计算与所述一个或更多个存储体的存储器地址相关联的参考数据；以及由所述BIST单元比较所述存储器数据与所述参考数据，以确定所述存储器数据与所述参考数据匹配还是所述存储器数据与所述参考数据不匹配。4.根据权利要求3所述的方法，还包括：由所述BIST单元确定所述存储器数据与所述参考数据之间的匹配；以及由所述BIST单元基于所述匹配阻止生成包。5.根据权利要求3所述的方法，还包括：由所述BIST单元确定所述存储器数据与所述参考数据之间的不匹配；以及由所述BIST单元响应于确定所述存储器数据与所述参考数据之间的不匹配而生成所述误比较结果。6.根据权利要求3所述的方法，其中，比较所述存储器数据与所述参考数据以确定所述存储器数据与所述参考数据匹配还是所述存储器数据与所述参考数据不匹配包括：由所述BIST单元使用所述存储器数据和所述参考数据来执行异或XOR运算。7.根据权利要求1所述的方法，还包括：由所述BIST单元确定所述误比较结果与所述队列中的所述多个错误包中的每一个之间不存在关联；以及由所述BIST单元生成指示所述误比较结果与所述队列中的所述多个错误包中的每一个之间不存在关联的标志。8.根据权利要求7所述的方法，还包括：由所述BIST单元检测所述标志，以及由所述BIST单元响应于检测到所述标志而将所述错误包置于所述多个错误包的队列中以生成所述排队的错误包。9.根据权利要求1所述的方法，还包括：由所述BIST单元检测所述错误包在所述多个错误包的所述队列中的存在；以及由所述BIST单元响应于检测到所述错误包在所述多个错误包的所述队列中的存在而
从所述多个错误包的所述队列中移除所述错误包以生成出队的错误包。10.根据权利要求9所述的方法，还包括：由所述BIST单元确定所述第一算法被用于执行与所述错误包相关联的存储器测试；以及由所述BIST单元用针对所述第一算法的标识符来标记所述错误包，以生成标记的错误包。11.根据权利要求10所述的方法，还包括：由所述BIST单元从测试装备接收对所述存储器设备的一个或更多个存储体执行所述存储器测试的请求；以及由所述BIST单元向所述测试装备发送所标记的错误包。12.根据权利要求10所述的方法，还包括：由所述BIST单元响应于向所述测试装备...

【专利技术属性】
技术研发人员：森文，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：