电压源电路制造技术

本发明专利技术公开了一种电压源电路，包括：第一NMOS管，源极和地之间连接有第一下拉路径，栅极输出驱动电压，第一下拉路径具有多个二极管连接的MOS晶体管；第一NMOS管的栅极连接漏极并连接第一电流源；由第二NMOS管组成的驱动管，栅极连接所述驱动电压，源极为输出电压的输出端，源极和地之间连接有和第一下拉电路镜像的第二下拉路径。负反馈路径，包括：采样管，采样驱动管的源漏电流；第一镜像电路，提供第二输入电流输入到第一NMOS管的漏极；所述第一NMOS管的源漏电流由所述第一输入电流和所述第二输入电流叠加而成，当负载电流增加时，第二输入电流也增加并使驱动电压增加，防止输出电压降低。本发明专利技术能防止输出电压随负载电流增加而降低。加而降低。加而降低。

【技术实现步骤摘要】
电压源电路


[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种电压源电路。

技术介绍

[0002]如图1所示，是现有电压源电路电路图，电流源提供的电流I1，电流源连接电源电压VCC，电流I1流经NMOS管NM100、PMOS管PM100、NMOS管NM102并接地VSS，其中NMOS管NM100为本征(native)NMOS管，在节点ndr处产生的钳位(clamp)电压为Vgs_n+Vgs_p+Vgs_nz。
[0003]其中，Vgs_n表示二极管连接的NMOS管NM102的栅源电压，Vgs_p表示二极管连接的PMOS管PM100的栅源电压，Vgs_n表示二极管连接的本征的NMOS管NM100的栅源电压。
[0004]native NMOS管组成的NMOS管NM101为驱动管，通常其尺寸会很大，NMOS管NM103的栅极连接到NMOS管NM102的栅极即节点nbias，NMOS管NM103会镜像NMOS管NM102的电流作为NMOS管NM101的内部负载电流，产生的输出电压VDD为Vgs_n+Vgs_p+Vgs_nz
‑
Vgs_nzp，Vgs_nzp表示二极管连接的本征的NMOS管NM101的栅源电压。
[0005]图1所示的电压源为开环结构，当输出电压VDD上重载时即连接外部负载的负载电流较大时，钳位电压作为驱动电压用以驱动NMOS管NM101。由于节点ndr处的驱动电压不变，负载电流较大时，NMOS管NM101需要更大的Vgs，所以输出电压VDD会被拉低。/>
技术实现思路

[0006]本专利技术所要解决的技术问题是提供一种电压源电路，能防止输出电压随负载电流增加而降低。
[0007]为解决上述技术问题，本专利技术提供的电压源电路包括：
[0008]第一NMOS管，所述第一NMOS管的源极和地之间连接有第一下拉路径，所述第一NMOS管的栅极输出驱动电压。
[0009]所述第一下拉路径具有多个二极管连接的MOS晶体管；所述第一NMOS管的栅极连接漏极，所述第一NMOS管的漏极连接第一电流源，所述第一电流源提供固定大小的第一输入电流。
[0010]由第二NMOS管组成的驱动管，所述驱动管的栅极连接所述驱动电压，所述驱动管的源极为输出电压的输出端；所述驱动管的漏极连接电源电压；所述驱动管的源极和地之间连接有第二下拉路径，所述第二下拉路径和所述第一下拉路径互为镜像；所述输出电压用于提供外部负载，所述驱动管的源漏电流随负载电流的增加而增加。
[0011]负反馈路径，包括：
[0012]采样管，所述采样管的源漏电流为采样电流，所述采样电流为所述驱动管的源漏电流的镜像电流。
[0013]第一镜像电路，所述第一镜像电路提供第二输入电流，所述第二输入电流为所述采样电流的镜像电流，所述第二输入电流输入到所述第一NMOS管的漏极；
[0014]所述第一NMOS管的源漏电流由所述第一输入电流和所述第二输入电流叠加而成；
当所述负载电流增加时，所述第二输入电流也增加，使所述第一NMOS管的源漏电流也增加并从而使所述第一NMOS管的栅源电压增加，从而提升所述第一NMOS管的栅极输出的所述驱动电压，从而提高所述驱动管的驱动能力，防止所述输出电压随所述负载电流增加而降低。
[0015]进一步的改进是，所述负反馈路径还包括第二镜像电路；所述第二镜像电路提供第三抽取电流，所述第三抽取电流为所述采样电流的镜像电流，所述第三抽取电流连接到所述第一NMOS管的源极。
[0016]进一步的改进是，所述第一下拉路径包括第四NMOS管和第一PMOS管。
[0017]所述第四NMOS管的源极接地，所述第一PMOS管的源极连接所述第一NMOS管的源极。
[0018]所述第四NMOS管的栅极和漏极连接所述第一PMOS管的栅极和漏极。
[0019]进一步的改进是，所述第二下拉路径包括第五NMOS管，所述第五NMOS管的源极接地，所述第五NMOS管的漏极连接所述第二NMOS管的源极；
[0020]所述第五NMOS管的栅极连接所述第四NMOS管的栅极。
[0021]进一步的改进是，所述采样管包括第三NMOS管；
[0022]所述第三NMOS管的源极连接所述第二NMOS管的源极；
[0023]所述第三NMOS管的栅极连接所述第二NMOS管的栅极。
[0024]进一步的改进是，所述第一镜像电路包括第二PMOS管和第三PMOS管。
[0025]所述第二PMOS管的漏极和栅极以及所述第三PMOS管的栅极都连接所述第三NMOS管的漏极。
[0026]所述第二PMOS管的源极和所述第三PMOS管的源极都连接电源电压。
[0027]所述第三PMOS管的源极连接所述第一NMOS管的漏极。
[0028]所述第二PMOS管的源漏电流等于所述采样电流，所述第三PMOS管的源漏电流为所述第二输入电流。
[0029]进一步的改进是，所述第二镜像电路包括第四PMOS管、第六NMOS管和第七NMOS管。
[0030]所述第四PMOS管的栅极连接所述第二PMOS管的栅极。
[0031]所述第四PMOS管的源极连接电源电压。
[0032]所述第四PMOS管的漏极、所述第六NMOS管的漏极和栅极以及所述第七NMOS管的栅极连接在一起。
[0033]所述第六NMOS管的源极和所述第七NMOS管的源极都接地。
[0034]所述第七NMOS管的漏极连接所述第一NMOS管的源极。
[0035]所述第四PMOS管的源漏电流为所述采样电流的镜像电流且等于所述第六NMOS管的源漏电流。
[0036]所述第七NMOS管的源漏电流为所述第三抽取电流且为所述第六NMOS管的源漏电流的镜像电流。
[0037]进一步的改进是，所述第三抽取电流的大小设置为小于等于所述第二输入电流，使所述第一下拉路径的电流大于等于所述第一输入电流。
[0038]进一步的改进是，在所述第二NMOS管的栅极和地之间连接有补偿电容。
[0039]进一步的改进是，所述第二NMOS管采用本征NMOS管。
[0040]进一步的改进是，所述第一NMOS管采用本征NMOS管。
[0041]进一步的改进是，所述第二NMOS管的沟道尺寸大于所述第一NMOS管的沟道尺寸。
[0042]进一步的改进是，所述输出电压为数V以下。
[0043]进一步的改进是，所述负载电流的最大值达数百微安。
[0044]本专利技术通过设置采样管采样驱动管的源漏电流从而能实时采用负载电流，通过得到的采样电流进行反馈能使驱动管的驱动电压增加，驱动电压增加后，由于驱动管的源漏电流是由栅极连接的驱动电压和源极输出的输出电压的差即栅源电压决定，故当驱动电压增加后，能使输出电压不降低的条件下使驱动管的栅源电压增加，从而能实现在负载电流增加使驱动管的源漏电流增加时使输出电压不降低，所以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压源电路,其特征在于,包括：第一NMOS管，所述第一NMOS管的源极和地之间连接有第一下拉路径，所述第一NMOS管的栅极输出驱动电压；所述第一下拉路径具有多个二极管连接的MOS晶体管；所述第一NMOS管的栅极连接漏极，所述第一NMOS管的漏极连接第一电流源，所述第一电流源提供固定大小的第一输入电流；由第二NMOS管组成的驱动管，所述驱动管的栅极连接所述驱动电压，所述驱动管的源极为输出电压的输出端；所述驱动管的漏极连接电源电压；所述驱动管的源极和地之间连接有第二下拉路径，所述第二下拉路径和所述第一下拉路径互为镜像；所述输出电压用于提供外部负载，所述驱动管的源漏电流随负载电流的增加而增加；负反馈路径，包括：采样管，所述采样管的源漏电流为采样电流，所述采样电流为所述驱动管的源漏电流的镜像电流；第一镜像电路，所述第一镜像电路提供第二输入电流，所述第二输入电流为所述采样电流的镜像电流，所述第二输入电流输入到所述第一NMOS管的漏极；所述第一NMOS管的源漏电流由所述第一输入电流和所述第二输入电流叠加而成；当所述负载电流增加时，所述第二输入电流也增加，使所述第一NMOS管的源漏电流也增加并从而使所述第一NMOS管的栅源电压增加，从而提升所述第一NMOS管的栅极输出的所述驱动电压，从而提高所述驱动管的驱动能力，防止所述输出电压随所述负载电流增加而降低。2.如权利要求1所述的电压源电路,其特征在于：所述负反馈路径还包括第二镜像电路；所述第二镜像电路提供第三抽取电流，所述第三抽取电流为所述采样电流的镜像电流，所述第三抽取电流连接到所述第一NMOS管的源极。3.如权利要求2所述的电压源电路,其特征在于：所述第一下拉路径包括第四NMOS管和第一PMOS管；所述第四NMOS管的源极接地，所述第一PMOS管的源极连接所述第一NMOS管的源极；所述第四NMOS管的栅极和漏极连接所述第一PMOS管的栅极和漏极。4.如权利要求3所述的电压源电路,其特征在于：所述第二下拉路径包括第五NMOS管，所述第五NMOS管的源极接地，所述第五NMOS管的漏极连接所述第二NMOS管的源极；所述第五NMOS管的栅极连接所述第四NMOS管的栅极。5.如权利要求2所述的电压源电...

【专利技术属性】
技术研发人员：周宁，陈涛，
申请(专利权)人：普冉半导体上海股份有限公司，
类型：发明
国别省市：