生成无源自混频器偏置电压的电路制造技术

本公开提供一种生成无源自混频器偏置电压的电路，包括：偏置模块，用于提供偏置电流；偏置电压生成模块，用于在所述偏置电流的作用下生成后级无源自混频器的PMOS管所需的栅端偏置电压，以及后级无源自混频器的NMOS管和PMOS管的源漏共模电平；以及补偿模块，用于对所述偏置电压及源漏共模电平进行补偿，使得后级无源自混频器在工作时的射频输入阻抗不会随着温度、工艺、电源电压变化而变化；其中，后级无源自混频器的NMOS管所需的栅端偏置电压直接由电源电压VDD提供。直接由电源电压VDD提供。直接由电源电压VDD提供。

【技术实现步骤摘要】
生成无源自混频器偏置电压的电路


[0001]本公开涉及模拟集成电路
，尤其涉及一种生成无源自混频器偏置电压的电路。

技术介绍

[0002]唤醒接收机处于常开状态，其功耗极低，负责监听信道。当唤醒接收机未接收到数据通信请求标识信号(即唤醒信号)时主接收机处于休眠状态，一旦接收到唤醒信号，唤醒接收机便会唤醒激活主接收机。这种方式能够有效地降低无线通信系统的功耗。由于唤醒接收机是处于常开状态的，故对其自身的功耗要求非常严格，一般要在微瓦(μW)或纳瓦(nW)量级。现有的唤醒接收机架构中，直接包络检波架构能够满足如此严苛的功耗要求。在本公开所应用进的直接包络检波架构的唤醒接收机中，射频输入信号经匹配网络后直接进入无源自混频器下变频到中频，由于省去了有源混频器、本振、射频低噪声放大器等功率饥饿单元，且自混频器为无源的，使用该架构的唤醒接收机功耗可以非常低。然而目前基于该架构的唤醒接收机中的无源自混频器的偏置电压通常采用片外外接电压源的方式来提供，并不适合实际的产品应用，或者其他即使采用片上生成无源自混频器所需的偏置电压的方式，也存在系统复杂度高、功耗高或性能较差等问题。

技术实现思路

[0003]基于上述问题，本公开提供了一种生成无源自混频器偏置电压的电路，以缓解现有技术中的上述技术问题。
[0004]本公开提供一种生成无源自混频器偏置电压的电路，包括偏置模块，偏置电压生成模块，补偿模块。
[0005]偏置模块用于提供偏置电流；偏置电压生成模块用于在所述偏置电流的作用下生成后级无源自混频器的PMOS管所需的栅端偏置电压，以及后级无源自混频器的NMOS管和PMOS管的源漏共模电平；补偿模块用于对所述偏置电压及源漏共模电平进行补偿，使得后级无源自混频器在工作时的射频输入阻抗不会随着温度、工艺、电源电压变化而变化；其中，后级无源自混频器的NMOS管所需的栅端偏置电压直接由电源电压VDD提供。
[0006]根据本公开实施例，偏置模块包括：基准电流源I
R
，第二NMOS管M2。
[0007]基准电流源I
R
用于提供偏置电流I
REF
，所述偏置电流I
REF
不随温度、工艺角、电源电压变化而变化；第二NMOS管M2的栅极和漏极相连，并一同连接至所述片上基准电流源I
R
的下端，第二NMOS管M2的源极接地；所述基准电流源I
R
的上端连接至电源电压VDD。
[0008]根据本公开实施例，偏置电压生成模块包括：第一NMOS管单元，第一PMOS管单元，第三NMOS管M3。
[0009]第一NMOS管单元包括多个串联连接的NMOS管，其中，前一个NMOS管的源极连接至下一个NMOS管的漏极，第一个NMOS管的漏极连接至电源电压VDD，最后一个NMOS管的源极连接至第一节点CN1，所述多个串联连接的NMOS管的栅极共同连接至电源电压VDD；第一PMOS
管单元包括多个串联连接的PMOS管，其中，前一个PMOS管的源极连接至下一个PMOS管的漏极，第一个PMOS管的漏极连接至第二节点CN2后并连接至第三NMOS管M3的漏极，最后一个PMOS管的源极连接至第一节点CN1，所述多个串联连接的PMOS管的栅极共同连接至第三NMOS管M3的漏极；所述第三NMOS管M3的栅极与第二NMOS管M2的栅极相连，所述第三NMOS管M3的源极接地。
[0010]根据本公开实施例，第一NMOS管单元中的多个串联连接的NMOS管尺寸相同，且等于后级无源自混频器中用于变频的NMOS管尺寸；第一PMOS管单元中的多个串联连接的PMOS管尺寸相同，且等于后级无源自混频器中用于变频的PMOS管尺寸；第三NMOS管M3的尺寸与偏置模块中第二NMOS管M2的尺寸相同，但第三NMOS管M3等效为M个第二NMOS管M2的并联，使得第三NMOS管M3的漏源电流为第二NMOS管M2的漏源电流的M倍，M≥1。
[0011]根据本公开实施例，补偿模块包括：第一PMOS管M1，第一运算放大器OP1，第二NMOS管单元，第四NMOS管M4，第二PMOS管单元，电阻R
REF
，第二运算放大器OP2，第五NMOS管M5，第六NMOS管M6。
[0012]第一PMOS管M1的源极连接至电源电压VDD，漏极连接至第三节点CN3；第一运算放大器OP1的反相输入端连接至第一节点CN1，同相输入端连接至第三节点CN3，输出端连接至所述第一PMOS管M1的栅极；第二NMOS管单元包括多个串联连接的NMOS管，其中，前一个NMOS管的漏极连接至下一个NMOS管的源极，第一个NMOS管的源极连接至第四节点CN4，最后一个NMOS管的漏极连接至第三节点CN3，所述多个串联连接的NMOS管的栅极共同连接至电源电压VDD；第四NMOS管M4的漏极连接至第四节点CN4，栅极连接至第三NMOS管M3的栅极，源极接地；第二PMOS管单元包括多个串联连接的PMOS管，其中，前一个PMOS管的源极连接至下一个PMOS管的漏极，第一个PMOS管的漏极连接至第四节点CN4，最后一个PMOS管的源极连接至第三节点CN3，所述多个串联连接的PMOS管的栅极共同连接至第二节点CN2；电阻R
REF
的上端连接至第三节点CN3；第二运算放大器OP2的反相输入端连接至第四节点CN4，正相输入端连接至第五节点CN5后连接至电阻R
REF
的下端；第五NMOS管M5的漏极连接至第二运算放大器OP2的正相输入端，源端接地，栅极连接至第四NMOS管M4的栅极；第六NMOS管M6的栅极连接至第二运算放大器OP2的输出端，漏极连接至第二节点CN2，源极接地。
[0013]根据本公开实施例，第二NMOS管单元中的多个NMOS管尺寸相同，且等于后级无源自混频器中用于变频的NMOS管尺寸，第二PMOS管单元中的多个PMOS管尺寸相同，且等于后级无源自混频器中用于变频的PMOS管尺寸。
[0014]根据本公开实施例，第四NMOS管M4的尺寸与偏置模块第二NMOS管M2的尺寸相同，但第四NMOS管M4等效为N个第二NMOS管M2的并联，使得第四NMOS管M4的漏源电流为第二NMOS管M2的漏源电流的N倍，N≥1。
[0015]根据本公开实施例，第五NMOS管M5的尺寸与偏置模块中第二NMOS管M2的尺寸相同，但第五NMOS管M5等效为P个第二NMOS管M2的并联，使得第五NMOS管M5的漏源电流为第二NMOS管M2的漏源电流的P倍，P≥1。
[0016]根据本公开实施例，通过第一运算放大器OP1进行钳位使得所述第一节点CN1和所述第三节点CN3的电位相等。
[0017]根据本公开实施例，通过第二运算放大器OP2进行钳位，使得第二运算放大器OP2的正相输入端和反相输入端电位相等。
附图说明
[0018]图1为现有技术中一种典型无源自混频器的电路结构示意图；
[0019]图2为现有技术中一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种生成无源自混频器偏置电压的电路，包括：偏置模块，用于提供偏置电流；偏置电压生成模块，用于在所述偏置电流的作用下生成后级无源自混频器的PMOS管所需的栅端偏置电压，以及后级无源自混频器的NMOS管和PMOS管的源漏共模电平；以及补偿模块，用于对所述偏置电压及源漏共模电平进行补偿，使得后级无源自混频器在工作时的射频输入阻抗不会随着温度、工艺、电源电压变化而变化；其中，后级无源自混频器的NMOS管所需的栅端偏置电压直接由电源电压VDD提供。2.根据权利要求1所述的生成无源自混频器偏置电压的电路，所述偏置模块包括：基准电流源I
R
，用于提供偏置电流I
REF
，所述偏置电流I
REF
不随温度、工艺角、电源电压变化而变化；以及第二NMOS管M2，其栅极和漏极相连，并一同连接至所述片上基准电流源I
R
的下端，第二NMOS管M2的源极接地；所述基准电流源I
R
的上端连接至电源电压VDD。3.根据权利要求1所述的生成无源自混频器偏置电压的电路，所述偏置电压生成模块，包括：第一NMOS管单元，包括多个串联连接的NMOS管，其中，前一个NMOS管的源极连接至下一个NMOS管的漏极，第一个NMOS管的漏极连接至电源电压VDD，最后一个NMOS管的源极连接至第一节点CN1，所述多个串联连接的NMOS管的栅极共同连接至电源电压VDD；第一PMOS管单元，包括多个串联连接的PMOS管，其中，前一个PMOS管的源极连接至下一个PMOS管的漏极，第一个PMOS管的漏极连接至第二节点CN2后并连接至第三NMOS管M3的漏极，最后一个PMOS管的源极连接至第一节点CN1，所述多个串联连接的PMOS管的栅极共同连接至第三NMOS管M3的漏极；所述第三NMOS管M3的栅极与第二NMOS管M2的栅极相连，所述第三NMOS管M3的源极接地。4.根据权利要求3所述的生成无源自混频器偏置电压的电路，第一NMOS管单元中的多个串联连接的NMOS管尺寸相同，且等于后级无源自混频器中用于变频的NMOS管尺寸；第一PMOS管单元中的多个串联连接的PMOS管尺寸相同，且等于后级无源自混频器中用于变频的PMOS管尺寸；第三NMOS管M3的尺寸与偏置模块中第二NMOS管M2的尺寸相同，但第三NMOS管M3等效为M个第二NMOS管M2的并联，使得第三NMOS管M3的漏源电流为第二NMOS管M2的漏源电流的M倍，M≥1。5.根据权利要求1所述的生成无源自混频器偏置电压的电路，所述补偿模块，包括：第一PMOS管M1，源极连接至电源电压VDD，漏极连...

【专利技术属性】
技术研发人员：左成杰，邱茂洋，刘京松，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：