一种比较电路制造技术

本公开涉及半导体领域，针对比较电路的时序不易控制的问题，提供了一种比较电路，该比较电路包括比较单元和参考单元，参考单元对第一预设参数和第二预设参数进行一致性比较，产生并输出第一结果信号；比较单元对第一待处理参数和第二待处理参数进行一致性比较，产生第二结果信号；在第一结果信号为第二状态时将第二结果信号输出为目标结果信号，不仅可以实现正确的参数比较功能，而且能够优化比较过程的时序。时序。时序。

【技术实现步骤摘要】
一种比较电路


[0001]本公开涉及半导体领域，尤其涉及一种比较电路。

技术介绍

[0002]在集成电路中，经常涉及比较不同参数是否相同的比较电路。对于比较电路来说，参数比较过程需要一定的时间才能完成，即比较电路的输出信号需要在比较开始的一段时间之后才能够表征参数比较的结果。由于工艺、环境参数等原因，比较电路进行参数比较所需的时间也不相同，导致比较电路的时序控制成为一个难题。

技术实现思路

[0003]本公开提供了一种比较电路。
[0004]本公开的技术方案是这样实现的：第一方面，本公开实施例提供了一种比较电路，所述比较电路包括：参考单元，配置为由第一时刻开始，对第一预设参数和第二预设参数进行一致性比较，产生并输出第一结果信号；其中，所述第一结果信号在所述第一时刻为第一状态，若所述第一结果信号由第一状态调整至第二状态，则表征所述参考单元完成所述一致性比较；比较单元，与所述参考单元连接，配置为由第二时刻开始，对第一待处理参数和第二待处理参数进行一致性比较，产生第二结果信号；以及，在所述第一结果信号为第二状态时，将所述第二结果信号输出为目标结果信号；其中，所述第二时刻不迟于所述第一时刻。
[0005]在一些实施例中，所述比较单元，还配置为在所述第一结果信号处于第一状态时，屏蔽所述第二结果信号。
[0006]在一些实施例中，所述第一待处理参数和所述第二待处理参数具有相同数量的子参数；所述比较单元包括主比较器和第一输出器；所述主比较器，配置为由第二时刻开始，对所述第一待处理参数的子参数和所述第二待处理参数的子参数一一对应地进行比较，产生所述第二结果信号；所述第一输出器，与所述主比较器和所述参考单元连接，配置为接收所述第一结果信号和所述第二结果信号，对所述第一结果信号和所述第二结果信号进行逻辑运算，输出所述目标结果信号。
[0007]在一些实施例中，所述第一预设参数和所述第二预设参数具有相同数量的子参数，所述参考单元包括参考比较器和第二输出器；所述参考比较器，具体配置为由第一时刻开始，对所述第一预设参数的子参数和所述第二预设参数的子参数一一对应地进行比较，产生中间结果信号；所述第二输出器，与所述参考比较器连接，配置为接收所述中间结果信号和预设使能信号；对所述中间结果信号和所述预设使能信号进行逻辑运算，输出所述第一结果信
号；其中，所述参考比较器与所述主比较器的结构相同，所述第二输出器与所述第一输出器的结构相同；所述预设使能信号处于有效状态以使得所述第一结果信号和所述中间结果信号的电平状态相同。
[0008]在一些实施例中，所述主比较器，具体配置为若所述第一待处理参数的子参数和所述第二待处理参数的子参数全部对应相同，则控制所述第二结果信号维持第三状态不变；若所述第一待处理参数的子参数和所述第二待处理参数的子参数存在对应不同的子参数，则控制所述第二结果信号由第三状态调整为第四状态。
[0009]在一些实施例中，所述参考比较器，具体配置为若所述第一预设参数的子参数和所述第二预设参数的子参数全部对应相同，则控制所述中间结果信号维持第一状态不变；若所述第一预设参数的子参数和所述第二预设参数的子参数存在对应不同的子参数，则控制所述中间结果信号由第一状态调整为第二状态；其中，所述第一预设参数和所述第二预设参数被设置为有且仅有1位子参数对应不同。
[0010]在一些实施例中，所述主比较器包括多个第一逻辑门和1个第二逻辑门；第i个所述第一逻辑门的第一输入端接收所述第一待处理参数的第i个子参数，第i个所述第一逻辑门的第二输入端接收所述第二待处理参数的第i个子参数，每一所述第一逻辑门的输出端均与所述第二逻辑门的输入端连接，所述第二逻辑门的输出端输出第二结果信号，i为正整数；其中，所述第一逻辑门至少包括以下器件中的一种：同或门、异或门，所述第二逻辑门至少包括以下器件中的一种：与门、或门、与非门、或非门。
[0011]在一些实施例中，所述参考比较器包括多个第三逻辑门和1个第四逻辑门；第j个所述第三逻辑门的第一输入端接收所述第一预设参数的第j个子参数，第j个所述第三逻辑门的第二输入端接收所述第二预设参数的第j个子参数，每一所述第三逻辑门的输出端均与所述第四逻辑门的输入端连接，所述第四逻辑门的输出端输出中间结果信号，j为正整数；其中，所述第三逻辑门与所述第一逻辑门相同，所述第四逻辑门与所述第二逻辑门相同。
[0012]在一些实施例中，在所述第一状态为低电平，所述第二状态高电平的情况下，所述第一输出器包括第一与门；所述第一与门的第一输入端接收所述第一结果信号，所述第一与门的第二输入端接收所述第二结果信号，所述第一与门的输出端输出所述目标结果信号。
[0013]在一些实施例中，在所述第一状态为高电平，所述第二状态低电平的情况下，所述第一输出器包括第一或门；所述第一或门的第一输入端接收所述第一结果信号，所述第一或门的第二输入端接收所述第二结果信号，所述第一或门的输出端输出所述目标结果信号。
[0014]在一些实施例中，所述比较单元，还配置为在接收到第一复位信号时，将所述第二结果信号复位为第三状态；所述参考单元，还配置为在接收到第二复位信号时，将所述第一结果信号复位为
第一状态。
[0015]在一些实施例中，所述主比较器，还配置为接收第一使能信号，在所述第一使能信号有效后，开始执行对第一待处理参数和第二待处理参数的一致性比较；所述参考比较器，还配置为接收第二使能信号，在所述第二使能信号有效后，开始执行对所述第一预设参数和所述第二预设参数的一致性比较；其中，在所述第一时刻和所述第二时刻相同的情况下，所述第一使能信号和所述第二使能信号为同一信号。
[0016]在一些实施例中，所述第一预设参数的子参数数量和所述第一待处理参数的子参数数量相同，且所述第二预设参数的子参数数量和所述第二待处理参数的子参数数量相同。
[0017]在一些实施例中，所述比较电路应用于存储器，且所述比较电路具体用于对本次操作选中的目标行地址和已存储的A个被替换行地址进行比较，以确定所述目标行地址指向的字线是否被替换；A为正整数；相应的，所述参考单元的数量为1，所述比较单元的数量为A；所有的所述比较单元接收的所述第一待处理参数是指所述目标行地址，第a个所述比较单元接收的所述第二待处理参数是指第a个所述被替换行地址；所有的比较单元接收的所述第一结果信号均来自于所述参考单元，a和A均为正整数，且a小于等于A。
[0018]在一些实施例中，所述存储器还包括判断模块；所述判断模块，配置为接收A个所述目标结果信号，若A个所述目标结果信号均处于第四状态，则确定所述目标行地址指向的字线未被替换；若其中一个所述目标结果信号处于第三状态，则确定所述目标行地址指向的字线被替换；其中，所述判断模块进入使能状态的时刻晚于所述第一结果信号调整至第二状态的时刻。
[0019]本公开实施例提供了一种比较电路，不仅可以实现正确的参数比较功能，而且能够优化比较过程的时序。
附图说明
[0020本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种比较电路，其特征在于，所述比较电路包括：参考单元，配置为由第一时刻开始，对第一预设参数和第二预设参数进行一致性比较，产生并输出第一结果信号；其中，所述第一结果信号在所述第一时刻为第一状态，若所述第一结果信号由第一状态调整至第二状态，则表征所述参考单元完成所述一致性比较；比较单元，与所述参考单元连接，配置为由第二时刻开始，对第一待处理参数和第二待处理参数进行一致性比较，产生第二结果信号；以及，在所述第一结果信号为第二状态时，将所述第二结果信号输出为目标结果信号；其中，所述第二时刻不迟于所述第一时刻。2.根据权利要求1所述的电路，其特征在于，所述比较单元，还配置为在所述第一结果信号处于第一状态时，屏蔽所述第二结果信号。3.根据权利要求1所述的电路，其特征在于，所述第一待处理参数和所述第二待处理参数具有相同数量的子参数；所述比较单元包括主比较器和第一输出器；所述主比较器，配置为由第二时刻开始，对所述第一待处理参数的子参数和所述第二待处理参数的子参数一一对应地进行比较，产生所述第二结果信号；所述第一输出器，与所述主比较器和所述参考单元连接，配置为接收所述第一结果信号和所述第二结果信号，对所述第一结果信号和所述第二结果信号进行逻辑运算，输出所述目标结果信号。4.根据权利要求3所述的电路，其特征在于，所述第一预设参数和所述第二预设参数具有相同数量的子参数，所述参考单元包括参考比较器和第二输出器；所述参考比较器，具体配置为由第一时刻开始，对所述第一预设参数的子参数和所述第二预设参数的子参数一一对应地进行比较，产生中间结果信号；所述第二输出器，与所述参考比较器连接，配置为接收所述中间结果信号和预设使能信号；对所述中间结果信号和所述预设使能信号进行逻辑运算，输出所述第一结果信号；其中，所述参考比较器与所述主比较器的结构相同，所述第二输出器与所述第一输出器的结构相同；所述预设使能信号处于有效状态以使得所述第一结果信号和所述中间结果信号的电平状态相同。5.根据权利要求4所述的电路，其特征在于，所述主比较器，具体配置为若所述第一待处理参数的子参数和所述第二待处理参数的子参数全部对应相同，则控制所述第二结果信号维持第三状态不变；若所述第一待处理参数的子参数和所述第二待处理参数的子参数存在对应不同的子参数，则控制所述第二结果信号由第三状态调整为第四状态。6.根据权利要求5所述的电路，其特征在于，所述参考比较器，具体配置为若所述第一预设参数的子参数和所述第二预设参数的子参数全部对应相同，则控制所述中间结果信号维持第一状态不变；若所述第一预设参数的子参数和所述第二预设参数的子参数存在对应不同的子参数，则控制所述中间结果信号由第一状态调整为第二状态；其中，所述第一预设参数和所述第二预设参数被设置为有且仅有1位子参数对应不同。7.根据权利要求4所述的电路，其特征在于，所述主比较器包括多个第一逻辑门和1个
第二逻辑门；第i个所述第一逻辑门的第一输入端接收所述第一待处理参数的第i个子参数，第i个所述第一逻辑门的第二输入端接收所述第二待处理参数的第i个子参数，每一所述第一逻辑门的输出端均与所述第二逻辑门的输入端连接，所述第二逻辑门的输出端输出第二结果信号，i为正整数；其中，所述第一逻辑门...

【专利技术属性】
技术研发人员：陈晗，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：