片外可配置的调频连续波锁相环系统及控制方法技术方案

本发明专利技术公开一种片外可配置的调频连续波锁相环系统及控制方法，所述系统包括锁相环电路、片内数字电路、片外数字电路和三态接口电路，所述片内数字电路的输出端连接所述锁相环电路，所述片内数字电路和所述片外数字电路的输出端分别连接所述三态接口电路的第一输入端和第二输入端以分别输出片内分频比控制信号和片外分频比控制信号至所述三态接口电路，所述三态接口电路的第一输出端连接所述锁相环电路，以分别在所述三态接口电路为片内模式时通过所述第一输出端将所述片内分频比控制信号发送至所述锁相环电路，在片外模式时通过第一输出端将所述片外分频比控制信号发送至所述锁相环电路并设置所述第二输出端为高阻态。态。态。

【技术实现步骤摘要】
片外可配置的调频连续波锁相环系统及控制方法


[0001]本专利技术涉及集成电路
，具体涉及一种片外可配置的调频连续波锁相环系统及控制方法。

技术介绍

[0002]频率合成器是从一个或者多个参考频率产生多种频率的器件，是电子系统必不可少的关键电路。它被广泛用于无线通信、雷达和电子测量仪器等设备中，对电子系统的整机性能起着决定性的作用。频率合成器的输出频率范围、频率分辨率、频率切换速度、相位噪声及杂散分量等技术指标对无线通信、雷达及仪器仪表等领域的发展具有非常重要的价值。
[0003]目前，锁相环频率合成器被广泛应用，锁相环频率合成器包含鉴频鉴相器、电荷泵、压控振荡器、环路滤波器、可控分频器等功能单元。当调频连续波(Frequency Modulated Continuous Wave,FMCW)锁相环应用于雷达系统中，雷达系统通过天线向外发射一系列连续调频毫米波，并接收目标的反射信号。同时，随着现代数字电路技术的发展，由于数字电路具有可靠性高、灵活性高、鲁棒性强等特点，锁相环数字化也越来越流行。在调频连续波锁相环系统中，依靠数字电路系统通过编程数字控制，从而锁相环实现不同频点、频率变化、波形发生等功能。
[0004]然而，由于专用集成电路(Application Specific Integrated Circuit，ASIC)具有设计周期长、成本高等缺点，给设计的调试与迭代带来了挑战。相关技术中，在设计锁相环中引入可编程逻辑门阵列(FPGA)进行辅助设计，比如申请公布号为CN102208911A的中国专利技术专利申请文献公开了一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法，根据所需窗口时钟以及输入时钟的频率设置FPGA片内锁相环的配置参数，在FPGA内部合成窗口时钟，对外部配置的硬件要求少。授权公告号为CN212850459U的中国技术专利文献公开了一种基于FPGA的高精度数字锁相环系统，包括鉴相器、TDC时间数字转换器、时间温度校准模块、数字环路滤波器、数控振荡器、温度传感器连接，通过采用FPGA高速进位链构成的第一计数单元实现小于系统时钟周期的相位信号计数。
[0005]在申请公布号为CN114024547A的中国专利技术专利申请文献公开了一种线性调频连续波锁相环的数字电路系统及锁相环，根据输入的模式选择信号、扫频最大值、扫频最小值以及扫频步进，产生对应模式下的控制信号对控制信号发生单元、地址码发生单元、分频比查找单元、差分积分调制器、分频比译码单元、双模分频器进行控制，实现了连续频率可调以及固定频率输出的多功能扫频模式。
[0006]该方案将数字电路应用于锁相环电路设计中，实现连续频率可调以及固定频率输出的功能；但无法同时支持片内模式和片外模式，实现芯片内读出或写入数据的功能。

技术实现思路

[0007]本专利技术所要解决的技术问题在于如何提高锁相环整体系统的稳定性、可靠性与可
配置性。
[0008]本专利技术通过以下技术手段实现解决上述技术问题的：
[0009]一方面，提出了一种片外可配置的调频连续波锁相环系统，所述系统包括锁相环电路、片内数字电路、片外数字电路和三态接口电路，所述片内数字电路的输出端连接所述锁相环电路，所述片内数字电路和所述片外数字电路的输出端分别连接所述三态接口电路的第一输入端和第二输入端以分别输出片内分频比控制信号和片外分频比控制信号至所述三态接口电路，所述三态接口电路的第一输出端连接至所述锁相环电路，第二输出端连接至所述片外数字电路，以分别在所述三态接口电路为片内模式时通过所述第一输出端将所述片内分频比控制信号发送至所述锁相环电路，在片外模式时通过第一输出端将所述片外分频比控制信号发送至所述锁相环电路并设置所述第二输出端为高阻态。
[0010]进一步地，所述锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和双模分频器，所述鉴频鉴相器的输出依次经所述电荷泵、所述滤波器后与所述压控振荡器连接，所述压控振荡器的输出经所述双模分频器分别与所述鉴频鉴相器及所述片内数字电路连接，所述片内数字电路的输出端与所述压控振荡器连接；
[0011]所述三态接口电路的第一输出端与所述双模分频器连接。
[0012]进一步地，所述三态接口电路的第二输出端还与所述片外数字电路的输入端连接以输出所述片内分频比控制信号至所述片外数字电路。
[0013]进一步地，所述片内数字电路包括串行外设接口、控制信号发生单元、分频单元、地址码发生单元、分频比查找表、差分积分调制器、分频比译码单元及压控振荡器数字控制码发生单元；
[0014]所述串行外设接口包括写入分频比设置值、时间步长设置值及频率步长设置值的配置寄存器，所述控制信号发生单元用于产生与扫频模式和固定分频比模式对应的控制信号；所述串行外设接口的输出端分别连接所述分频单元、所述控制信号发生单元以及所述压控振荡器数字控制码发生单元，所述分频单元的输出端和所述控制信号发生单元的输出端分别连接所述地址码发生单元，所述地址码发生单元的输出端分别连接所述分频比查找表和所述压控振荡器数字控制码发生单元，所述分频比查找表的输出端和所述控制信号发生单元的输出端分别连接所述差分积分调制器，所述差分积分调制器的输出端连接所述分频比译码单元；
[0015]所述分频比译码单元的输出端连接所述三态接口电路，所述压控振荡器数字控制码发生单元的输出端连接所述锁相环电路中的压控振荡器。
[0016]进一步地，在所述扫频模式下所述地址码发生单元的控制信号为0，在所述固定分频比模式下所述地址码发生单元的控制信号由0变为1；所述地址码发生单元的控制信号为0的时间大于所述锁相环电路的锁定时间。
[0017]进一步地，所述压控振荡器数字控制码发生单元的输入信号包括参考时钟、所述地址码发生单元发送的地址码、所述串行外设接口发送的地址码初始值和控制初始值；
[0018]所述地址码为固定值时，所述压控振荡器数字控制码发生单元发送至所述压控振荡器的压控振荡器数字控制码等于所述控制码初始值；
[0019]所述地址码连续变化时并超过所述地址码初始值时，所述压控振荡器数字控制码发生单元发送至所述压控振荡器的压控振荡器数字控制码开始连续变化，变化步长与所述
压控振荡器的频率特性相关。
[0020]进一步地，所述控制信号产生单元与外部系统连接用于接收所述外部系统发送的接口信号wave_start以及在所述接口信号wave_start有效时发送有效的frame_en信号至所述外部系统，所述接口信号wave_start用于控制锁相环波形发生的开始时间，所述frame_en信号用作锁相环波形产生的标志信号；
[0021]所述地址码发生单元与所述外部系统连接以用于在所述接口信号wave_start有效时发送有效的adc_en信号至所述外部系统，所述adc_en信号用作锁相环波形线性化区域的标志信号。
[0022]进一步地，所述片外数字电路包括数据采集模块、数据存储模块和控制信号产生电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片外可配置的调频连续波锁相环系统，其特征在于，所述系统包括锁相环电路、片内数字电路、片外数字电路和三态接口电路，所述片内数字电路的输出端连接所述锁相环电路，所述片内数字电路和所述片外数字电路的输出端分别连接所述三态接口电路的第一输入端和第二输入端以分别输出片内分频比控制信号和片外分频比控制信号至所述三态接口电路，所述三态接口电路的第一输出端连接所述锁相环电路，以在所述三态接口电路为片内模式时通过所述第一输出端将所述片内分频比控制信号发送至所述锁相环电路，在片外模式时通过第一输出端将所述片外分频比控制信号发送至所述锁相环电路，并设置所述三态接口电路的第二输出端为高阻态。2.如权利要求1所述的片外可配置的调频连续波锁相环系统，其特征在于，所述锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和双模分频器，所述鉴频鉴相器的输出依次经所述电荷泵、所述滤波器后与所述压控振荡器连接，所述压控振荡器的输出经所述双模分频器分别与所述鉴频鉴相器及所述片内数字电路连接，所述片内数字电路的输出端与所述压控振荡器连接；所述三态接口电路的第一输出端与所述双模分频器连接。3.如权利要求1所述的片外可配置的调频连续波锁相环系统，其特征在于，所述三态接口电路的第二输出端还与所述片外数字电路的输入端连接以输出所述片内分频比控制信号至所述片外数字电路。4.如权利要求1所述的片外可配置的调频连续波锁相环系统，其特征在于，所述片内数字电路包括串行外设接口、控制信号发生单元、分频单元、地址码发生单元、分频比查找表、差分积分调制器、分频比译码单元及压控振荡器数字控制码发生单元；所述串行外设接口包括写入分频比设置值、时间步长设置值及频率步长设置值的配置寄存器，所述控制信号发生单元用于产生与扫频模式和固定分频比模式对应的控制信号；所述串行外设接口的输出端分别连接所述分频单元、所述控制信号发生单元以及所述压控振荡器数字控制码发生单元，所述分频单元的输出端和所述控制信号发生单元的输出端分别连接所述地址码发生单元，所述地址码发生单元的输出端分别连接所述分频比查找表和所述压控振荡器数字控制码发生单元，所述分频比查找表的输出端和所述控制信号发生单元的输出端分别连接所述差分积分调制器，所述差分积分调制器的输出端连接所述分频比译码单元；所述分频比译码单元的输出端连接所述三态接口电路，所述压控振荡器数字控制码发生单元的输出端连接所述锁相环电路中的压控振荡器。5.如权利要求4所述的片外可配置的调频连续波锁相环系统，其特征在于，在所述扫频模式下所述地址码发生单元的控制信号为0，在所述固定分频比模式下所述地址码发生单元的控制信号由0变为1；所述地址码发生单元的控制信号为0的时间大于所述锁相环电路的锁定时间。6.如权利要求4所述的片外可配置的调频连续波锁相环系统，其特征在于，所述压控振荡器数字控制码发生单元的输入信号包括参考时钟、所述地址码发生单元发送的地址码、所述串行外设接口发送的地址码初始值和控制初始值；所述地址码为固定值时，所述压控振荡器数字控制码发生单元发送至所述压控振荡器的压控振荡器数字控制码等于所述控制码初始值；
所述地址码连续变化时并超过所述地址码初始值时，所述压控振荡器数字控制码发生单元发送至所述压控振荡器的压控振荡器数字控制码开始连续变化，变化步长与所述压控振荡器的频率特性相关。7.如权利要求1所述的片外可配置的调频连续波锁相环系统，其特征在于，所述控制信号产生单元与外部系统连接用于接收所述外部系统发送的接口信号wave_start以及在所述接口信号wave_start有效时发送有效的frame_en信号至所述外部系统，所述接口信号wave_start用于控制锁相环波形发生的开始时间，所述frame_en信号用作锁相环波形产生的标志信号；所述地址码发生单元与所述外部系统连接以用于在所述接口信号wave_start有效时发送有效的adc_en信号至所述外部系统，所述adc_en信号用作锁相环波形线性化区域的标志信号。8.如权利要求3所述的片外可配置的调频连续波锁相环系统，其特征在于，所述片外数字电路包括数据采集模块、数据存储模块和控制信号产生电路；所述数据采集模块的输入端与所述三态...

【专利技术属性】
技术研发人员：万祝娟，吴博文，段宗明，金微微，汪功兵，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：