本申请提供一种半导体器件，埋层、外延层和绝缘部依次层叠设置于衬底上；第一导体测试部、第二导体测试部以及第三导体测试部均位于绝缘部的两侧，第一导体测试部位于外延层以及埋层中且延伸入衬底内，第一导体测试部与外延层以及埋层绝缘；第二导体测试部位于外延层中且延伸入埋层内，第二导体测试部与外延层绝缘；第三导体测试部延伸入外延层内，部分第三导体测试部与外延层绝缘，第三导体测试部和所述第二导体测试部位于埋层之上，第三导体测试部、第二导体测试部以及第一导体测试部间隔设置；衬底、外延层以及第一导体测试部与埋层、第二导体测试部以及第三导体测试部的掺杂类型不同，以达到快速检测注入离子的分布情况。以达到快速检测注入离子的分布情况。以达到快速检测注入离子的分布情况。
【技术实现步骤摘要】
半导体器件
[0001]本申请涉及半导体
，具体涉及一种半导体器件。
技术介绍
[0002]众所周知，高压半导体器件对于隔离的要求会更为敏感，通常需要在外延层（EPI）前长一层N型埋层，防止闩锁效应（latch
‑
up）现象。
[0003]目前，对这种埋层离子注入通常是通过二次离子质谱（secondary ionmass spectroscopy，SIMS）去进行破坏性检测，但是，SIMS检测的检测时间过长，不利于快速检测。
技术实现思路
[0004]鉴于此，本申请提供一种半导体器件，以解决现有的半导体器件不能快速检测离子注入分布情况的问题。
[0005]本申请提供的一种半导体器件，包括：衬底；埋层，设置于所述衬底的一侧；外延层，设置于所述埋层远离所述衬底的一侧；绝缘部，设置于所述外延层远离所述衬底的一侧；第一导体测试部，位于所述绝缘部的两侧，所述第一导体测试部位于所述外延层以及所述埋层中且延伸入所述衬底内，所述第一导体测试部与所述外延层以及所述埋层绝缘设置；第二导体测试部，位于所述绝缘部的两侧，所述第二导体测试部位于所述外延层中且延伸入所述埋层内，所述第二导体测试部与所述外延层绝缘设置；以及第三导体测试部，位于所述绝缘部的两侧且延伸入所述外延层内，所述第三导体测试部远离所述埋层的一侧的部分所述第三导体测试部与所述外延层绝缘设置，所述第三导体测试部和所述第二导体测试部位于所述埋层之上，所述第三导体测试部、所述第二导体测试部以及所述第一导体测试部之间间隔设置；其中，所述衬底、所述外延层以及所述第一导体测试部的掺杂类型为第一掺杂类型，所述埋层、所述第二导体测试部以及所述第三导体测试部的掺杂类型为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型不同。
[0006]其中，所述第一导体测试部、所述第二导体测试部以及所述第三导体测试部位于所述绝缘部的相对两侧。
[0007]其中，所述第一导体测试部、所述第二导体测试部以及所述第三导体测试部的长度与所述外延层的长度相同。
[0008]其中，还包括第一沟槽、第二沟槽和第三沟槽，所述第一沟槽、所述第二沟槽和所述第三沟槽位于所述绝缘部的相对两侧，所述第一导体测试部填充于所述第一沟槽中，所
述第二导体测试部填充于所述第二沟槽中，所述第三导体测试部填充于所述第三沟槽中。
[0009]其中，还包括第一隔离部、第二隔离部和第三隔离部，所述第一隔离部设置于所述第一沟槽的侧壁上，所述第一导体测试部位于所述第一隔离部之间，所述第二隔离部设置于所述第二沟槽的侧壁上，所述第二导体测试部位于所述第二隔离部之间，所述第三隔离部设置于所述第三沟槽的侧壁上，所述第三导体测试部设置于所述第三隔离部之间。
[0010]其中，还包括第四导体测试部、第四隔离部和第四沟槽，所述第四沟槽位于所述外延层且位于所述绝缘部的相对两侧，所述第四沟槽的底部到所述埋层之间的距离大于所述第三沟槽的底部到所述埋层之间的距离，所述第四沟槽位于所述埋层之上，所述第四导体测试部填充于所述第四沟槽中，所述第四隔离部设置于所述第四沟槽的侧壁与所述第四导体测试部之间。
[0011]其中，所述第一隔离部、所述第二隔离部、所述第三隔离部以及所述第四隔离部之间间隔设置。
[0012]其中，所述第一隔离部、所述第二隔离部、所述第三隔离部以及所述第四隔离部之间接触设置。
[0013]其中，所述第一导体测试部位于所述第二导体测试部远离所述绝缘部的一侧，所述第三导体测试部位于所述第二导体测试部靠近所述绝缘部的一侧，所述第四导体测试部位于所述第三导体测试部靠近所述绝缘部的一侧。
[0014]其中，所述第一导体测试部与所述第二导体测试部之间、所述第二导体测试部与所述第三导体测试部之间以及所述第三导体测试部与所述第四导体测试部之间的距离相等。
[0015]本申请提供一种半导体器件，包括衬底、埋层、外延层、绝缘部、第一导体测试部、第二导体测试部以及第三导体测试部，埋层设置于衬底的一侧；外延层设置于埋层远离衬底的一侧；绝缘部设置于外延层远离衬底的一侧；第一导体测试部位于绝缘部的两侧，第一导体测试部位于外延层以及埋层中且延伸入衬底内，第一导体测试部与外延层和埋层绝缘设置；第二导体测试部位于绝缘部的两侧，第二导体测试部位于外延层中且延伸入埋层内，第二导体测试部与外延层绝缘设置，第二导体测试部与第一导体测试部间隔设置；第三导体测试部位于绝缘部的两侧且延伸入外延层内，第三导体测试部远离埋层的一侧的部分第三导体测试部与外延层绝缘设置，第三导体测试部和第二导体测试部位于埋层之上，第三导体测试部、第二导体测试部以及第一导体测试部间隔设置；其中，衬底、外延层以及第一导体测试部的掺杂类型为第一掺杂类型，埋层、第二导体测试部以及第三导体测试部的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型不同。通过在半导体器件中设置不同掺杂类型的第一导体测试部、第二导体测试部以及第三导体测试部，使得电连接两导体测试部之后，可以通过导体测试部的阻值变化确定埋层的分布情况，从而达到快速检测埋层离子注入分布情况，且无需破坏半导体器件的结构就可以达到检测埋层离子注入分布的情况，同时既能达到快速检测，又能节约成本，还能监控每片晶圆的实际情况。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于
本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是本申请提供的半导体器件的平面示意图；图2是图1中的半导体器件沿AB线的截面结构示意图。
[0018]附图标记：10、半导体器件；100、衬底；101、第一沟槽；102、第二沟槽；103、第三沟槽；104、第四沟槽；200、埋层；300、外延层；400、绝缘部；500、第一导体测试部；600、第二导体测试部；700、第三导体测试部；800、第四导体测试部； 105、第五沟槽；900、第一隔离部；1000、第二隔离部；1100、第三隔离部；1200、第四隔离部。
具体实施方式
[0019]下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0020]本申请提供一种半导体器件，包括衬底、埋层、外延层、绝缘部、第一导体测试部、第二导体测试部以及第三导体测试部，埋层设置于衬底的一侧；外延层设置于埋层远离衬底的一侧；绝缘部设置于外延层远离衬底的一侧；第一导体测试部位于绝缘部的两侧，第一导体测试部位于外延层以及埋层中且延伸入衬底内，第一导体测试部与外延层和埋层绝缘设置；第二导体测试部位于绝缘部的两侧，第二导体测本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；埋层，设置于所述衬底的一侧；外延层，设置于所述埋层远离所述衬底的一侧；绝缘部，设置于所述外延层远离所述衬底的一侧；第一导体测试部，位于所述绝缘部的两侧，所述第一导体测试部位于所述外延层以及所述埋层中且延伸入所述衬底内，所述第一导体测试部分别与所述外延层以及所述埋层绝缘设置；第二导体测试部，位于所述绝缘部的两侧，所述第二导体测试部位于所述外延层中且延伸入所述埋层内，所述第二导体测试部与所述外延层绝缘设置；以及第三导体测试部，位于所述绝缘部的两侧且延伸入所述外延层内，远离所述埋层的一侧的部分所述第三导体测试部与所述外延层绝缘设置，所述第三导体测试部和所述第二导体测试部位于所述埋层之上，所述第三导体测试部、所述第二导体测试部以及所述第一导体测试部之间间隔设置；其中，所述衬底、所述外延层以及所述第一导体测试部的掺杂类型为第一掺杂类型，所述埋层、所述第二导体测试部以及所述第三导体测试部的掺杂类型为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型不同。2.根据权利要求1所述的半导体器件，其特征在于，所述第一导体测试部、所述第二导体测试部以及所述第三导体测试部位于所述绝缘部的相对两侧。3.根据权利要求2所述的半导体器件，其特征在于，所述第一导体测试部、所述第二导体测试部以及所述第三导体测试部的长度与所述外延层的长度相同。4.根据权利要求3所述的半导体器件，其特征在于，还包括第一沟槽、第二沟槽和第三沟槽，所述第一沟槽、所述第二沟槽和所述第三沟槽位于所述绝缘部的相对两侧，所述第一导体测试部填充于所述第一沟槽中，所述第二导体测试部填充于所述第二沟槽中，所述第三导体测试部填充于所述...
【专利技术属性】
技术研发人员：李荷莉，张拥华，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。