多通道射频芯片结构制造技术

本发明专利技术涉及多通道射频芯片结构。该多通道射频芯片结构包括具有多个通道的射频收发芯片，每个通道包括射频发送通路和射频接收通路，所述多个通道被分为多组通道；多个去耦电容，每个去耦电容与相应的一组通道匹配配置，并且与该组通道并联设置；所述多个去耦电容与所述射频收发芯片之间的距离均小于设定值，以使所述射频收发芯片的关键性能满足要求。本发明专利技术将多个去耦电容与射频收发芯片之间的距离设置为小于设定值，可以减少从功率放大器看向电源网络的阻抗，并且可以减少多通道之间对关键性能的干扰，以使射频收发芯片的关键性能满足要求。足要求。足要求。

【技术实现步骤摘要】
多通道射频芯片结构


[0001]本专利技术涉及多通道射频芯片结构。

技术介绍

[0002]在半导体芯片的电路设计中，通常会需要增加去耦电容，该去耦电容一般情况下并联在电源端，其设置的目的是使电源可以提供较稳定的电源信号，同时也可以降低半导体芯片中的各个元件耦合到电源端的噪声，间接可以减少其他元件受该元件噪声的影响。
[0003]但是，该去耦电容又会影响半导体芯片的关键性能。

技术实现思路

[0004]本专利技术的目的在于提供多通道射频芯片结构，可以减少从功率放大器看向电源网络的阻抗，并且可以减少多通道之间对关键性能的干扰。
[0005]本专利技术公开了一种多通道射频芯片结构，包括：
[0006]具有多个通道的射频收发芯片，每个通道包括射频发送通路和射频接收通路，所述多个通道被分为多组通道；
[0007]多个去耦电容，每个去耦电容与相应的一组通道匹配配置，并且与该组通道并联设置；
[0008]所述多个去耦电容与所述射频收发芯片之间的距离均小于设定值，以使所述射频收发芯片的关键性能满足要求。
[0009]可选地，所述设定值小于等于145um。
[0010]可选地，所述多个去耦电容与所述射频收发芯片之间的所述距离均大于等于130um。
[0011]可选地，所述射频收发芯片具有多个电源线，一组通道共用一个电源线用于与外部电源电连接，以使所述外部电源向该组通道供电；
[0012]与该组通道对应的去耦电容一端与共用的所述电源线电连接，一端接地。
[0013]可选地，还包括基板，所述射频收发芯片以及所述多个去耦电容均封装于所述基板。
[0014]可选地，所述多个去耦电容封装于所述基板的表面或所述基板的内部。
[0015]可选地，所述多个去耦电容与所述射频收发芯片之间的所述距离均大于等于封装工艺的加工工艺尺寸。
[0016]可选地，所述射频收发芯片以及所述多个去耦电容通过倒装芯片线栅阵列或倒装芯片球栅阵列的封装工艺封装于所述基板；
[0017]在所述基板的第一表面上设置基板走线，在所述基板的内部设置导电插塞，以使所述射频收发芯片以及所述多个去耦电容彼此电连接；
[0018]在所述基板的与所述第一表面相对的第二表面上设置与所述导电插塞和所述基板走线电连接的封装引脚，以使所述射频收发芯片以及所述多个去耦电容分别与外部电源
电连接。
[0019]可选地，所述多组通道的组数至少为2，并且至多为通道数量。
[0020]可选地，所述射频收发芯片具有8、16或32个通道，8个通道被分为2组或4组，16个通道被分为2组或4组或8组，并且32个通道被分为4组或8组或16组。
[0021]可选地，所述射频发送通路包括放大器、射频开关、功分网络、移相器、衰减器、功率放大器和传输线；
[0022]所述射频接收通路包括传输线、低噪声放大器、移相器、衰减器、功分网络、射频开关和放大器。
[0023]可选地，所述去耦电容设置在所述射频收发芯片的周向边缘，所述距离为所述去耦电容与所述射频收发芯片周向边缘的最短距离；
[0024]或者，所述去耦电容与所述射频收发芯片上下具有重叠部分，所述距离为所述去耦电容与所述射频收发芯片相对表面的垂直距离。
[0025]可选地，所述基板用于设置在PCB板上，或所述基板为PCB板。
[0026]本专利技术与现有技术相比，主要区别及其效果在于：
[0027]本专利技术将多个去耦电容与射频收发芯片之间的距离设置为小于设定值，可以减少从功率放大器看向电源网络的阻抗，并且可以减少多通道之间对关键性能的干扰，以使射频收发芯片的关键性能满足要求。
附图说明
[0028]图1是根据本专利技术实施例的多通道射频芯片结构的俯视平面示意图；
[0029]图2是根据本专利技术实施例的多通道射频芯片结构的剖面示意图；
[0030]图3是根据本专利技术实施例的多通道射频芯片结构的电路示意图；
[0031]图4是根据本专利技术对比例的多通道射频芯片结构的电路示意图。
具体实施方式
[0032]为使本专利技术实施例的目的和技术方案更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]在半导体芯片的电路设计中，通常会需要增加去耦电容，该去耦电容一般情况下并联在电源端，其设置的目的是使电源可以提供较稳定的电源信号，同时也可以降低半导体芯片中的各个元件耦合到电源端的噪声，间接可以减少其他元件受该元件噪声的影响。
[0034]但是，本申请的专利技术人发现，采用这种电路设计的半导体芯片(诸如现有的各种射频芯片以及中低频芯片)，其关键性能会受到影响。例如，当半导体芯片为具有多个通道的射频收发芯片时，诸如当开启多个通道时，不同通道之间的关键性能会存在互相影响。经过长期的测试、试验、反复研究之后，专利技术人发现是该去耦电容在影响半导体芯片的关键性能，并且更具体地，是该去耦电容与半导体芯片之间的距离在影响半导体芯片的关键性能。
[0035]基于此，本申请提出了一种多通道射频芯片结构，包括：具有多个通道的射频收发芯片，每个通道包括射频发送通路和射频接收通路，所述多个通道被分为多组通道；多个去
耦电容，每个去耦电容与相应的一组通道匹配配置，并且与该组通道并联设置；所述多个去耦电容与所述射频收发芯片之间的距离均小于设定值，以使所述射频收发芯片的关键性能满足要求。
[0036]将多个去耦电容与射频收发芯片之间的距离设置为小于设定值，可以减少从功率放大器看向电源网络的阻抗，并且可以减少多通道之间对关键性能的干扰，以使射频收发芯片的关键性能满足要求。
[0037]图1至图3分别是根据本专利技术的多通道射频芯片结构的俯视图、侧视图和电路图，下面结合图1至图3对本专利技术实施例进行详细说明。
[0038]参考图1和图3，多通道射频芯片结构100包括具有多个通道1011
‑
1014......的射频收发芯片101以及设置在射频收发芯片101周围的多个去耦电容102A
‑
102B......，所述多个通道被分为多组通道。可以理解的是，示图中仅示意出了四个通道以及两个去耦电容，但通道的数量以及去耦电容的数量在图中的示列中并未示意完全，通道数量以及去耦电容数量不止图中显示的数量。
[0039]本申请实施例中，通道的数量可以为8通道、16通道、或32通道等。图中显示的示例中每两个通道为一组，每一组通道匹配一去耦电容。通道1011和通道1012为一组，匹配去耦电容102A，去耦电容102A与该组通道并联设置；通道1013和通道1014为一组，匹配去耦电容102B，去耦电容102B与该组通道并联设置。可以理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道射频芯片结构，其特征在于，包括：具有多个通道的射频收发芯片，每个通道包括射频发送通路和射频接收通路，所述多个通道被分为多组通道；多个去耦电容，每个去耦电容与相应的一组通道匹配配置，并且与该组通道并联设置；所述多个去耦电容与所述射频收发芯片之间的距离均小于设定值，以使所述射频收发芯片的关键性能满足要求。2.如权利要求1所述的多通道射频芯片结构，其特征在于，所述设定值小于等于145um。3.如权利要求1所述的多通道射频芯片结构，其特征在于，所述多个去耦电容与所述射频收发芯片之间的所述距离均大于等于130um。4.如权利要求1所述的多通道射频芯片结构，其特征在于，所述射频收发芯片具有多个电源线，一组通道共用一个电源线用于与外部电源电连接，以使所述外部电源向该组通道供电；与该组通道对应的去耦电容一端与共用的所述电源线电连接，一端接地。5.如权利要求1所述的多通道射频芯片结构，其特征在于，还包括基板，所述射频收发芯片以及所述多个去耦电容均封装于所述基板。6.如权利要求5所述的多通道射频芯片结构，其特征在于，所述多个去耦电容封装于所述基板的表面或所述基板的内部。7.如权利要求5所述的多通道射频芯片结构，其特征在于，所述多个去耦电容与所述射频收发芯片之间的所述距离均大于等于封装工艺的加工工艺尺寸。8.如权利要求5所述的多通道射频芯片结构，其特征在于，所述射频收发芯片以及所述多个去耦电容通过倒装芯片线栅阵列或倒装芯片球栅...

【专利技术属性】
技术研发人员：战吉超，李南，
申请(专利权)人：南京燧锐科技有限公司，
类型：发明
国别省市：