一种局部应变硅LDMOS器件及其制作方法技术

本发明专利技术公开了一种局部应变硅LDMOS器件及其制作方法。所述LDMOS器件包括第一导电类型的体区和第二导电类型的漂移区，所述体区中形成有第二导电类型的源区，所述漂移区中形成第二导电类型的漏区，所述漂移区的内部还形成有沿源漏方向分布的应变区，其至少能够对所述漂移区产生应力以及提升漂移区的载流子迁移率。本发明专利技术中的局部应变硅LDMOS器件具有较高的射频输出功率、增益、效率以及工作频率。效率以及工作频率。效率以及工作频率。

【技术实现步骤摘要】
一种局部应变硅LDMOS器件及其制作方法


[0001]本专利技术属于半导体器件领域，具体涉及一种局部应变硅LDMOS器件及其制作方法。

技术介绍

[0002]应变硅射频横向扩散金属氧化物半导体(Strainedsilicon LDMOS)功率放大晶体管具有高击穿电压、高增益、高输出功率、效率和可靠性等优异性质，适合于基站、移动通讯终端、航空航天、射频加热、医疗器械、工业(激光)和照明领域等，是RF功率放大器(PA)的关键部件。
[0003]RF LDMOS器件需要在器件中引入很长的轻掺杂漏极区域(漂移区)来承压，以提高工作电压，但是轻掺杂漏极区域增大了器件的导通电阻(Ron)和输出电容(Cds)，降低了功率放大的效率，对高频应用的影响尤其大。
[0004]传统的RF LDMOS一般采用硅基材料来制备衬底和外延层，但是Si本身的迁移率不高，另外电子和空穴在输运过程中受到的各种散射都制约着器件性能的提高，也有一些技术采用SiGe外延层来制作器件，以获得更高的迁移率，但因器件的导通电阻主要限制在漂移区，因此采用SiGe外延层的技术方案不够直接和灵活，还可能因应变带来其他可靠性问题。

技术实现思路

[0005]本专利技术的主要目的在于提供一种局部应变硅LDMOS器件及其制作方法，解决了现有技术中存在的问题。
[0006]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0007]本专利技术实施例提供了一种局部应变硅LDMOS器件，其包括第一导电类型的体区和第二导电类型的漂移区，所述体区中形成有二导电类型的源区，所述漂移区中形成第二导电类型的漏区，所述漂移区的内部还形成有沿源漏方向分布的应变区，其至少能够对所述漂移区产生应力以及提升漂移区的载流子迁移率，且所述应变区远离所述漂移区的表面设置。
[0008]本专利技术实施例还提供了上述局部应变硅LDMOS器件的制作方法，其包括：
[0009]在所述衬底上形成外延层，
[0010]在所述外延层上形成栅极介质和多晶硅栅，
[0011]在所述外延层内形成体区、体区接触区、漂移区、漏区、源区；以及
[0012]通过离子注入方式在所述漂移区内形成应变区。
[0013]在一实施方案中，在所述漂移区内注入Ge离子以形成所述的应变区。
[0014]较为优选的，所述Ge离子的注入浓度为1e
14
‑
1e
17
atoms/cm2。
[0015]在一实施方案中，所述Ge离子可以被分为多次注入。
[0016]与现有技术相比，本专利技术的有益技术效果至少在于：
[0017]1)本专利技术提供的一种局部应变硅LDMOS器件，在漂移区注入Ge离子形成SiGe层，通
过SiGe层对漂移区内的硅产生应力，使硅材料晶格之间的间距变大，减小了晶格散射，有效地增加了漂移区的载流子运输能力。
[0018]2)本专利技术提供的一种局部应变硅LDMOS器件，通过SiGe层的高导电率提高了漂移区的导电率，进而使漂移区的导通电阻小，器件的效率及输出增益高。
[0019]3)本专利技术提供的一种局部应变硅LDMOS器件，SiGe层远离漂移区的表面设置，可避免被器件的表面电场击穿。
[0020]4)本专利技术提供的一种局部应变硅LDMOS器件，通过注入Ge离子的方式，仅在需要应变的区域形成SiGe层，可减小应变带来的其他可靠性问题。
附图说明
[0021]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022]图1是本专利技术实施例中一种局部应变硅LDMOS器件的结构示意图；
[0023]图2a至图2f是本专利技术实施例中一种局部应变硅LDMOS器件的制作方法流程图。
具体实施方式
[0024]鉴于现有技术的缺陷，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方案，针对传统的硅基射频LDMOS器件结构，硅衬底本身的迁移率不高，且电子和空穴在运输过程中受到各种散射而影响器件性能的问题，本专利技术实施例提供了一种局部应变硅LDMOS器件及其制作方法，通过注入的方式在器件的漂移区中形成SiGe层，一方面通过SiGe层较高的迁移率来提升载流子的迁移速率，提升器件性能；另一方面，通过SiGe层使得硅材料的晶格发生形变，减小晶格散射，可进一步提高载流子的迁移率。如下将对本专利技术的技术方案进行清楚、完整地描述。
[0025]本专利技术实施例提供了一种局部应变硅LDMOS器件，其包括第一导电类型的体区和第二导电类型的漂移区，所述体区中形成有二导电类型的源区，所述漂移区中形成第二导电类型的漏区，所述漂移区的内部还形成有沿源漏方向分布的应变区，其至少能够对所述漂移区产生应力以及提升漂移区的载流子迁移率。
[0026]进一步的，所述应变区远离所述漂移区的表面设置。
[0027]在一些实施方式中，所述应变区包括SiGe层，所述SiGe层在所述漂移区的厚度方向与所述漏区部分交叠。
[0028]在较为优选的实施方式中，所述SiGe层与所述漂移区上表面的间距为 100nm以上，可避免被器件的表面电场击穿，且所述SiGe层的厚度为 50nm～2000nm，所述SiGe层中Ge离子浓度为1e
14
‑
1e
17
atoms/cm2。
[0029]该局部应变硅LDMOS器件通过SiGe层对漂移区内的硅产生应力，使硅材料晶格之间的间距变大，减小晶格散射，可有效增加漂移区的载流子运输能力，同时，通过SiGe层的高导电率可以提高漂移区的导电率，进而使漂移区的导通电阻变小，提高器件的效率及输出增益。
[0030]在一些情况下，所述SiGe层于所述漂移区中可以是图形化的。
[0031]进一步的，所述体区和漂移区形成于第一导电类型的外延层中，所述外延层形成于第一导电类型的衬底上。
[0032]其中，所述衬底和外延层可以是硅衬底和硅外延。
[0033]进一步的，所述体区与漂移区之间的所述外延层的表面形成有栅极介质和多晶硅栅，所述多晶硅栅的第二侧面与所述SiGe层的第一侧面自对准，所述多晶硅栅的第一侧面与所述源区的第二侧面自对准，且所述SiGe层的第二侧面延伸到所述漏区，以使器件沟道内的载流子能够第一时间就以较高的速率传输到漏极。
[0034]进一步的，所述体区中还形成有第一导电类型的体区接触区，所述体区接触区与所述源区的第一侧面相接触。
[0035]进一步的，所述源区和所述体区接触区通过导电通孔与所述衬底的背面金属电连接。
[0036]进一步的，所述外延层的上方还形成有氧化层。
[0037]进一步的，所述第一导电类型、第二导电类型中的任一者为P型，另一者本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种局部应变硅LDMOS器件，包括第一导电类型的体区和第二导电类型的漂移区，所述体区中形成有第二导电类型的源区，所述漂移区中形成第二导电类型的漏区，其特征在于，所述漂移区的内部还形成有沿源漏方向分布的应变区，其至少能够对所述漂移区产生应力以及提升漂移区的载流子迁移率。2.根据权利要求1所述的局部应变硅LDMOS器件，其特征在于，所述应变区远离所述漂移区的表面设置。3.根据权利要求2所述的局部应变硅LDMOS器件，其特征在于，所述应变区包括SiGe层，所述SiGe层在所述漂移区的厚度方向上与所述漏区部分交叠；和/或，所述SiGe层与所述漂移区表面的间距大于100nm；和/或，所述SiGe层的厚度为50nm～2000nm；和/或，所述SiGe层中Ge离子浓度为1e
14
‑
1e
17
atoms/cm2。4.根据权利要求3所述的局部应变硅LDMOS器件，其特征在于，所述体区和漂移区形成于第一导电类型的外延层中，所述外延层形成于第一导电类型的衬底上。5.根据权利要求4所述的局部应变硅LDMOS器件，其特征在于，所述体区与漂移区之间的所述外延层的表面依次形成有栅极介质和多晶硅栅，所述多晶硅栅的第二侧面与所述SiGe层的第一侧面自对准，所述多晶硅栅的第一侧面与所述源区的第二侧面自对准，且所述SiGe层的第二侧面延伸到所述漏区；和/或，所述体...

【专利技术属性】
技术研发人员：岳丹诚，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：