半导体结构及其制备方法技术

本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供基底；在基底上形成初始有源层和第一掩膜层；图形化第一掩膜层，以在第一掩膜层内形成多个第一凹槽和多个第二凹槽，第一凹槽沿第一方向的尺寸大于第二凹槽沿第二方向的尺寸；去除暴露在第一凹槽内的初始有源层，以及去除暴露在第二凹槽内部分厚度初始有源层，以形成多个有源柱，其中，位于同一第二方向上的数个有源柱的底部连接在一起。本申请通过使沿同一第二方向上数个有源柱的底部连接在一起，并将该同一第二方向上的数个有源柱的底部作为一条位线，这样可以保证同一第二方向上数个有源柱上电压的稳定性，进而提高了半导体结构的性能。的性能。的性能。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]晶体管，可理解为用半导体材料制作的电流开关结构。例如：源极(半导体)与漏极(半导体)之间，可设有栅极(金属)，进而，可利用栅极来控制电流在源极与漏极之间的通断。其中一种晶体管为GAA晶体管。GAA全称为Gate
‑
All
‑
Around，是一种环绕式栅极技术，GAA晶体管也可叫做GAAFET。
[0003]但是现有的GAA晶体管存在电压不平稳的技术问题。

技术实现思路

[0004]鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，用于提高各个有源柱上的电压的平稳性，提高半导体结构的性能。
[0005]为了实现上述目的，本申请实施例提供如下技术方案：
[0006]本申请实施例的第一方面提供一种半导体结构的制备方法，其包括：
[0007]提供基底；
[0008]在所述基底上形成依次层叠设置的初始有源层和第一掩膜层；
[0009]图形化所述第一掩膜层，以在所述第一掩膜层内形成多个第一凹槽和多个第二凹槽，多个所述第一凹槽沿第一方向间隔设置，且每个所述第一凹槽沿第二方向延伸，多个所述第二凹槽沿所述第二方向间隔设置，且每个所述第二凹槽沿所述第一方向延伸，其中，所述第一方向与所述第二方向相交，且所述第一凹槽沿所述第一方向的尺寸大于所述第二凹槽沿所述第二方向的尺寸；
[0010]去除暴露在所述第一凹槽内的初始有源层，以及去除暴露在所述第二凹槽内部分厚度所述初始有源层，以形成多个呈阵列排布的有源柱，其中，位于同一第二方向上的数个所述有源柱的底部连接在一起。
[0011]在一些实施例中，在所述基底上形成依次层叠设置的初始有源层和第一掩膜层的步骤之后，图形化所述第一掩膜层的步骤之前，所述制备方法还包括：
[0012]在所述第一掩膜层上形成第二掩膜层；
[0013]图形化所述第二掩膜层，以在所述第二掩膜层形成多个第一中间槽和多个第二中间槽，多个所述第一中间槽沿第一方向间隔设置，且每个所述第一中间槽沿第二方向延伸，多个所述第二中间槽沿所述第二方向间隔设置，且每个所述第二中间槽沿所述第一方向延伸，所述第一中间槽沿所述第一方向的尺寸大于所述第二中间槽沿所述第二方向的尺寸。
[0014]在一些实施例中，通过SADP、SARP、SAQP、SAOP中的一种或多种工艺对所述第二掩膜层进行图形化处理。
[0015]在一些实施例中，图形化所述第一掩膜层的步骤中，包括：
[0016]去除暴露在所述第一中间槽和所述第二中间槽内的第一掩膜层，以在所述第一掩
膜层内形成第一凹槽和第二凹槽。
[0017]在一些实施例中，在所述基底上形成依次层叠设置的初始有源层和第一掩膜层的步骤中包括：
[0018]在所述基底上形成依次层叠设置的第一初始有源层、第二初始有源层以及第三初始有源层，所述第一初始有源层设置在所述基底上，且所述第二初始有源层的刻蚀速率大于所述第一初始有源层和所述第三初始有源层的刻蚀速率。
[0019]在一些实施例中，所述第一初始有源层和所述第三初始有源层的掺杂离子的类型相同，所述第二初始有源层的材质包括锗化硅。
[0020]在一些实施例中，所述第一初始有源层、所述第二初始有源层以及所述第三初始有源层均通过外掺杂边外延生长形成的。
[0021]在一些实施例中，去除暴露在所述第一凹槽内的初始有源层，以及去除暴露在所述第二凹槽内部分所述初始有源层，以形成呈阵列排布的多个有源柱的步骤中包括：
[0022]在第一方向截面上，去除暴露在所述第一凹槽内的第一初始有源层、第二初始有源层以及第三初始有源层，以在所述第一初始有源层内形成第一开口、在所述第二初始有源层内形成第二开口以及在所述第三初始有源层内形成第三开口，其中，沿第一方向，所述第二开口的尺寸大于所述第一开口和所述第三开口的尺寸；
[0023]在第二方向截面上，去除暴露在所述第二凹槽内的第二初始有源层和第三初始有源层，以在所述第三初始有源层内形成第四开口和在所述第二初始有源层形成第五开口，沿所述第二方向，所述第五开口的尺寸大于所述第四开口的尺寸；被保留下来的所述第一初始有源层构成第一有源层、被保留下来的所述第二初始有源层构成第二有源层以及被保留下来的所述第三初始有源层构成第三有源层。
[0024]在一些实施例中，去除暴露在所述第一凹槽内的初始有源层，以及去除暴露在所述第二凹槽内部分所述初始有源层，以形成呈阵列排布的多个有源柱的步骤之后，所述制备方法还包括：
[0025]形成第三氧化层，所述第三氧化层包裹在各个所述有源柱的侧面和顶面、覆盖在沿第一方向上相邻的有源柱之间的基底的顶面、以及覆盖在沿所述第二方向上相邻的有源柱之间的第一有源层的顶面。
[0026]在一些实施例中，所述第三氧化层通过热氧化工艺形成。
[0027]在一些实施例中，形成第三氧化层的步骤之后，所述制备方法还包括：
[0028]在各个所述有源柱之间形成第三介质层，在第一方向截面，所述第三介质层的顶面与所述第一有源层的顶面平齐。
[0029]在一些实施例中，在各个所述有源柱之间形成第三介质层的步骤之后，所述制备方法还包括：
[0030]在各个所述有源柱之间形成导电层，所述导电层的顶面与第二有源层的顶面平齐；
[0031]沿所述第二方向截面，去除暴露在所述第四开口内的所述导电层，以将所述导电层分隔为相互独立且均沿所述第一方向延伸的多条第一导电层和多条第二导电层。
[0032]在一些实施例中，沿所述第二方向截面，去除暴露在所述第四开口内的所述导电层的步骤中包括：
[0033]在各个所述有源柱与所述导电层上方形成第三掩膜层；
[0034]在所述第二方向截面上，去除部分所述第三掩膜层，以在所述第三掩膜层内形成多个间隔设置的刻蚀开口，每个所述刻蚀开口沿所述第一方向延伸，且每个所述刻蚀开口暴露出位于所述第三有源层内的所述第四开口；
[0035]去除位于每个所述第五开口内的部分导电层，以将所述导电层分隔为相互独立且均沿所述第一方向延伸的第一导电层和第二导电层。
[0036]在一些实施例中，去除位于每个所述第五开口内的部分导电层的步骤之后，所述制备方法还包括：
[0037]位于同一所述第五开口内的所述第一导电层和所述第二导电层之间围成沟槽，所述沟槽沿所述第一方向延伸，在所述沟槽内形成隔离层，所述隔离层还延伸至所述沟槽外，并填充相邻所述有源柱之间的区域。
[0038]在一些实施例中，在各个所述有源柱之间形成第三介质层的步骤中，包括：
[0039]在各个所述有源柱之间形成第三初始介质层，所述第三初始介质层的顶面与所述有源柱的顶面平齐；
[0040]去除部分厚度的所述第三初始介质层，被保留下来的所述第三初始介质层构成第三介质层，且所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下的步骤：提供基底；在所述基底上形成依次层叠设置的初始有源层和第一掩膜层；图形化所述第一掩膜层，以在所述第一掩膜层内形成多个第一凹槽和多个第二凹槽，多个所述第一凹槽沿第一方向间隔设置，且每个所述第一凹槽沿第二方向延伸，多个所述第二凹槽沿所述第二方向间隔设置，且每个所述第二凹槽沿所述第一方向延伸，其中，所述第一方向与所述第二方向相交，且所述第一凹槽沿所述第一方向的尺寸大于所述第二凹槽沿所述第二方向的尺寸；去除暴露在所述第一凹槽内的初始有源层，以及去除暴露在所述第二凹槽内部分厚度所述初始有源层，以形成呈阵列排布的多个有源柱，其中，位于同一第二方向上的数个所述有源柱的底部连接在一起。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述基底上形成依次层叠设置的初始有源层和第一掩膜层的步骤之后，图形化所述第一掩膜层的步骤之前，所述制备方法还包括：在所述第一掩膜层上形成第二掩膜层；图形化所述第二掩膜层，以在所述第二掩膜层形成多个第一中间槽和多个第二中间槽，多个所述第一中间槽沿第一方向间隔设置，且每个所述第一中间槽沿第二方向延伸，多个所述第二中间槽沿所述第二方向间隔设置，且每个所述第二中间槽沿所述第一方向延伸，所述第一中间槽沿所述第一方向的尺寸大于所述第二中间槽沿所述第二方向的尺寸。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，通过SADP、SARP、SAQP、SAOP中的一种或多种工艺对所述第二掩膜层进行图形化处理。4.根据权利要求2所述的半导体结构的制备方法，其特征在于，图形化所述第一掩膜层的步骤中，包括：去除暴露在所述第一中间槽和所述第二中间槽内的第一掩膜层，以在所述第一掩膜层内形成第一凹槽和第二凹槽。5.根据权利要求1
‑
4任一项所述的半导体结构的制备方法，其特征在于，在所述基底上形成依次层叠设置的初始有源层和第一掩膜层的步骤中包括：所述初始有源层包括第一初始有源层、第二初始有源层和第三初始有源层，所述第一初始有源层设置在所述基底上，且所述第二初始有源层的刻蚀速率大于所述第一初始有源层和所述第三初始有源层的刻蚀速率。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述第一初始有源层和所述第三初始有源层的掺杂离子的类型相同，所述第二初始有源层的材质包括锗化硅。7.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述第一初始有源层、所述第二初始有源层以及所述第三初始有源层均通过边掺杂边外延生长形成的。8.根据权利要求5所述的半导体结构的制备方法，其特征在于，去除暴露在所述第一凹槽内的初始有源层，以及去除暴露在所述第二凹槽内部分所述初始有源层，以形成呈阵列排布的多个有源柱的步骤中包括：在第一方向截面上，去除暴露在所述第一凹槽内的第一初始有源层、第二初始有源层以及第三初始有源层，以在所述第一初始有源层内形成第一开口、在所述第二初始有源层
内形成第二开口以及在所述第三初始有源层内形成第三开口，其中，沿第一方向，所述第二开口的尺寸大于所述第一开口和所述第三开口的尺寸；在第二方向截面上，去除暴露在所述第二凹槽内的第二初始有源层和第三初始有源层，以在所述第三初始有源层内形成第四开口和在所述第二初始有源层形成第五开口，沿所述第二方向，所述第五开口的尺寸大于所述第四开口的尺寸，被保留下来的所述第一初始有源层构成第一有源层、被保留下来的所述第二初始有源层构成第二有源层以及被保留下来的所述第三初始有源层构成第三有源层。9.根据权利要求8所述的半导体结构的制备方法，其特征...

【专利技术属性】
技术研发人员：郭帅，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：