半导体测试结构、测试方法及制备方法技术

本发明专利技术提供一种半导体测试结构、测试方法及制备方法中，在TSV转接板上制备形成包括测试焊盘及与测试焊盘电连接的金属互联线的测试单元，测试时无需进行晶圆背面研磨，且扎针方便，可实现便捷测试；在制备金属布线时可同时制备测试单元，工艺简单；进行测试时可实现对当站工艺的短时间内在线监控，避免问题片继续流片；采用开尔文法可实现针对单个TSV金属柱的高精度电性测试。柱的高精度电性测试。柱的高精度电性测试。

【技术实现步骤摘要】
半导体测试结构、测试方法及制备方法


[0001]本专利技术属于半导体制造
，涉及一种半导体测试结构、测试方法及制备方法。

技术介绍

[0002]在2.5D和3D半导体封装领域中，经常会使用到具有TSV(Through Silicon Via)的硅中介层或称转接板(Interposer)以作为中介层便捷的进行上下层的电连接。其中，Interposer的质量会直接影响后段封装的良率，且Interposer与芯片(Die)相较，Interposer的成本较低，因Interposer的质量问题导致好的Die的损失是非常可惜的，因此出货前需要对Interposer中的TSV进行质量上的严格管控，其中重要的一项测试就是Interposer中关于TSV电性的测试。
[0003]由于Interposer中TSV为盲孔，且由于TSV尺寸的小型化，无法直接在TSV的两端进行扎针以进行电性测试，从而现有的做法是通过背面掩膜工艺对Interposer背面进行加工，以漏出TSV的底端，并结合C4(晶圆焊点)等工艺制作焊盘(Pad)后进行电性测试，因此需要的测试周期较长，无法在短时间内对TSV进行质量监控。
[0004]此外，在进行双面探测时，由于测试中需对晶圆(wafer)进行夹持和针卡的制作难度较大的原由，使得wafer在进行两面扎针测试时不易实现。
[0005]因此，提供一种半导体测试结构、测试方法及制备方法，实属必要。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体测试结构、测试方法及制备方法，用于解决现有技术中难以对Interposer中的TSV进行电性测试的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种半导体测试结构，所述半导体测试结构包括：
[0008]TSV转接板，所述TSV转接板包括多个TSV金属柱；
[0009]介质层，所述介质层位于所述TSV转接板的表面上；
[0010]多个测试单元，每个所所述测试单元均位于所述介质层中，均包括测试焊盘及与所述测试焊盘电连接的金属互联线，所述金属互联线的第一端与相应一个所述TSV金属柱电连接，所述金属互联线的第二端与相应的所述测试焊盘电连接，临近的所述金属互联线的第一端连接同一所述TSV金属柱并由所述介质层构成的隔离结构间隔设置，且每个所述TSV金属柱通过所述金属互联线至少对应电连接4个所述测试焊盘。
[0011]可选地，所述测试焊盘与所述金属互联线具有相同厚度及相同材质；所述介质层中还包括金属布线，且所述金属布线、所述测试焊盘及所述金属互联线均具有相同厚度及相同材质。
[0012]可选地，所述测试焊盘内具有焊盘沟槽介质层，所述焊盘沟槽介质层的横截面形貌包括多边形或圆形。
[0013]可选地，每个所述TSV金属柱对应电连接4条所述金属互联线，或每个所述TSV金属柱对应电连接2条所述金属互联线且每条所述金属互联线均具有2条支路分别电连接相应一个所述测试焊盘。
[0014]可选地，所述测试焊盘的宽度大于所述TSV金属柱的宽度。
[0015]可选地，所述TSV金属柱的宽度范围为5～40μm，所述TSV金属柱的深度范围为5～200μm。
[0016]本专利技术还提供一种半导体测试结构的制备方法，包括以下步骤：
[0017]提供TSV转接板，所述TSV转接板包括多个TSV金属柱；
[0018]于所述TSV转接板上形成介质层；
[0019]图形化所述介质层，在所述介质层中形成多个测试单元通孔；
[0020]于每个所述测试单元通孔中沉积金属形成测试单元，每个所述测试单元均包括测试焊盘及与所述测试焊盘电连接的金属互联线，所述金属互联线的第一端与相应一个所述TSV金属柱电连接，所述金属互联线的第二端与相应的所述测试焊盘电连接，临近的所述金属互联线的第一端连接同一所述TSV金属柱并由所述介质层构成的隔离结构间隔设置，且每个所述TSV金属柱通过所述金属互联线至少对应电连接4个所述测试焊盘。
[0021]可选地，图形化所述介质层时还包括在形成所述测试单元通孔的同时形成金属布线通孔，且在沉积金属形成所述测试单元的同时形成金属布线。
[0022]可选地，图形化所述介质层时还包括位于每个所述测试焊盘内形成焊盘沟槽介质层的步骤，所述焊盘沟槽介质层的横截面形貌包括多边形或圆形。
[0023]本专利技术还提供一种半导体测试结构的测试方法，包括以下步骤：
[0024]提供上述任一半导体测试结构；
[0025]在形成所述测试单元后，在线采用开尔文法测试单个所述TSV金属柱的接触电阻；
[0026]将获得的所述测试电阻与所述TSV金属柱所对应的标准电阻进行比对，判定所述TSV金属柱的质量。
[0027]如上所述，本专利技术的半导体测试结构、测试方法及制备方法中，在TSV转接板上制备形成包括测试焊盘及与测试焊盘电连接的金属互联线的测试单元，测试时无需进行晶圆背面研磨，且扎针方便，可实现便捷测试；在制备金属布线(TM0)时可同时制备测试单元，工艺简单；进行测试时可实现对当站工艺的短时间内在线(Inline)监控，避免问题片继续流片；采用开尔文法可实现针对单个TSV金属柱的高精度电性测试。
附图说明
[0028]图1显示为本专利技术实施例中半导体测试结构的制备工艺流程示意图。
[0029]图2显示为本专利技术实施例中TSV转接板的部分截面结构示意图。
[0030]图3显示为本专利技术实施例中半导体测试结构的部分截面结构示意图。
[0031]图4显示为本专利技术实施例中半导体测试结构的部分俯视结构示意图。
[0032]元件标号说明
[0033]100
‑
TSV转接板；101
‑
硅衬底；102
‑
绝缘层；103
‑
TSV金属柱；200
‑
介质层；201
‑
氮化硅层；202
‑
氧化硅层；300
‑
测试单元；301
‑
测试焊盘；302
‑
金属互联线；A
‑
隔离结构。
具体实施方式
[0034]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0035]如在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0036]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试结构，其特征在于，所述半导体测试结构包括：TSV转接板，所述TSV转接板包括多个TSV金属柱；介质层，所述介质层位于所述TSV转接板的表面上；多个测试单元，每个所述测试单元均位于所述介质层中，均包括测试焊盘及与所述测试焊盘电连接的金属互联线，所述金属互联线的第一端与相应一个所述TSV金属柱电连接，所述金属互联线的第二端与相应的所述测试焊盘电连接，临近的所述金属互联线的第一端连接同一所述TSV金属柱并由所述介质层构成的隔离结构间隔设置，且每个所述TSV金属柱通过所述金属互联线至少对应电连接4个所述测试焊盘。2.根据权利要求1所述的半导体测试结构，其特征在于：所述测试焊盘与所述金属互联线具有相同厚度及相同材质；所述介质层中还包括金属布线，且所述金属布线、所述测试焊盘及所述金属互联线均具有相同厚度及相同材质。3.根据权利要求1所述的半导体测试结构，其特征在于：所述测试焊盘内具有焊盘沟槽介质层，所述焊盘沟槽介质层的横截面形貌包括多边形或圆形。4.根据权利要求1所述的半导体测试结构，其特征在于：每个所述TSV金属柱对应电连接4条所述金属互联线，或每个所述TSV金属柱对应电连接2条所述金属互联线且每条所述金属互联线均具有2条支路分别电连接相应一个所述测试焊盘。5.根据权利要求1所述的半导体测试结构，其特征在于：所述测试焊盘的宽度大于所述TSV金属柱的宽度。6.根据权利要求1所述的半导体测试结构，其特征在于：所述TSV金属柱的宽度范围为5～40μm，所述TS...

【专利技术属性】
技术研发人员：尹佳山，周祖源，薛兴涛，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：