半导体器件制造技术

一种半导体器件包括具有第一布线层的布线基板。第一布线层包括第一布线图案、第二布线图案和第三布线图案，第一布线图案是第一信号的传输路径，第二布线图案是第二信号的传输路径并且被布置为与第一布线图案的一侧接近，第三布线图案是第三信号的传输路径并且被布置为与第一布线图案的另一侧接近。包括第一至第三布线图案的布线图案组具有：第一部分，其中第一至第三布线图案的布线宽度彼此相等；以及第二部分，其中第一布线图案的布线宽度大于第二和第三布线图案中的每一者的布线宽度。第二和第三布线图案中的每一者的布线宽度。第二和第三布线图案中的每一者的布线宽度。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术涉及一种半导体器件，并且涉及例如有效地应用于使用布线基板的半导体器件的技术，在该布线基板上半导体芯片和布线基板经由接合线彼此电连接。

技术介绍

[0002]作为使用具有多个布线层的布线基板的半导体器件，存在专利文件1(日本未审专利申请公开No.2001
‑
24084)和专利文件2(日本未审专利申请公开No.2019
‑
114601)。
[0003]下面列出了所公开的技术。
[0004][专利文件1]日本未审专利申请公开No.2001
‑
24084
[0005][专利文件2]日本未审专利申请公开No.2019
‑
114601

技术实现思路

[0006]近年来，即使对于低成本型半导体器件，也需要小型化和高信号传输速度。作为低成本型半导体器件，例如，其中半导体芯片和布线基板经由接合线彼此电连接的半导体器件或其中布线基板具有两个布线层的类型的半导体器件可以被呈现。
[0007]已经发现，从确保通信质量的观点来看，提高上述低成本型半导体器件中的信号传输速度存在问题。
[0008]根据对本说明书和附图的描述，其它问题和新颖特征将是明显的。
[0009]根据实施例的半导体器件包括半导体芯片、布线基板、以及接合线，该半导体芯片被安装在该布线基板上，该接合线将半导体芯片和布线基板电连接。布线基板包括第一布线层和第二布线层，接合焊盘被形成在第一布线层中，外部端子被形成在第二布线层中。第一布线层包括第一布线图案、第二布线图案、以及第三布线图案，第一布线图案是第一信号的传输路径，第二布线图案是第二信号的传输路径并且被布置为与第一布线图案的一侧接近，第三布线图案是第三信号的传输路径并且被布置为与第一布线图案的另一侧接近。包括第一布线图案、第二布线图案和第三布线图案的布线图案组具有第一部分和第二部分，在第一部分中第一布线图案的布线宽度、第二布线图案的布线宽度和第三布线图案的布线宽度彼此相等，在第二部分中第一布线图案的布线宽度大于第二布线图案的布线宽度和第三布线图案的布线宽度。
附图说明
[0010]图1是示出了根据一个实施例的包括半导体器件的电子装置的配置示例的说明图。
[0011]图2是示出了在图1所示的电子装置中的电路的配置示例的说明图。
[0012]图3是图1所示的两个半导体器件中的一个半导体器件的顶视图。
[0013]图4是图3所示的半导体器件的底视图。
[0014]图5是沿图3中的线A
‑
A的截面图。
[0015]图6是示出了当图3所示的密封体被去除时的状态的顶视图。
[0016]图7是示出了图5所示的布线基板的布线布局的示例的平面图。
[0017]图8是示意性地示出了被布置在图7所示的布线区域WR中的多个布线图案的一部分的平面图。
[0018]图9是示出了关于图8所研究的示例的平面图。
[0019]图10是与图9所示的布线基板相对设置的第二布线层的放大平面图。
[0020]图11是布线基板的放大平面图，该布线基板是关于图8所示的布线基板的变型。
[0021]图12是布线基板的放大平面图，该布线基板是关于图8所示的布线基板的另一变型。
[0022]图13是示出了被连接到图8所示的布线基板的多个接合线的布置的示例的放大平面图。
[0023]图14是示出了图8所示的多个布线图案之中的其中第一信号被传输的第一布线图案与图10所示的第二布线层重叠的状态的放大平面图。
[0024]图15是沿图14中的线B
‑
B的放大截面图。
[0025]图16是示出了关于图15的变型的放大截面图。
具体实施方式
[0026]<本申请中对描述形式、基本术语和用法的说明>
[0027]在本申请中，为了方便起见，在需要时将以多个节段等来描述实施例。然而，除非另有说明，否则这些节段等不是彼此无关的，并且一个示例的部分涉及另一示例作为细节或修改的部分或整体，而与描述的顺序无关。同样，原则上将省略对类似部件的重复描述。此外，实施例中的组成元件并不总是不可缺少的，除非另有说明，或者除了组成元件原则上在理论上不可缺少或者组成元件根据上下文是明显不可缺少的情况。
[0028]同样地，在对实施例的描述中，除非另有说明并且除了根据上下文清楚地仅包含A的情况，否则用于材料、组合物等的短语“由A制成的X”无意于排除包含除A以外的元素的那些。例如，对于某组分，其意指“包含A作为主要组分的X”。例如，“硅构件”等不限于纯硅，并且显然的是，硅构件包括由硅锗(SiGe)合金制成的构件、由包含硅作为主要组分的多组分合金制成的构件、以及包含其它添加物等的构件。此外，当提及镀金、Cu层、镀镍等时，除非另有明确说明，其包括含有金、Cu、镍等作为主要组分的构件以及纯的构件。
[0029]此外，当涉及具体值或量时，大于或小于该具体值或量的值或量也是适用的，除非另有说明或除了根据上下文该值或量在逻辑上限于该具体值或量并且该值或量明显限于该具体值或量的情况。在以下描述中，即使当描述一个值与另一个值相同或相等时，“相同”或“相等”的含义不仅包括这些值完全相同或相等的情况，而且包括这些值在它们可以被视为基本上相同或相等的范围内具有一些差异的情况。
[0030]另外，在针对实施例的附图中，相同或相似的部分由相同或相似的附图标记或附图标号表示，并且其描述原则上不再重复。
[0031]此外，在附图中，即使在截面中剖面线反而使附图变得复杂或者与空白的区别是清楚的情况下，也可以省略剖面线。关于这一点，当其根据描述等是清楚的时，即使在平面闭合的孔中也可以省略背景的轮廓。另外，即使在除了截面之外的情况下，也可以应用剖面
线或点图案，以便阐明一部分不是空的空间或清楚地图示了区域之间的边界。
[0032]在以下描述中，在形成于布线基板上的导体图案之中，向其提供电源电位的导体图案被描述为电源图案。同样，在形成于布线基板上的导体图案之中，向其提供参考电位的导体图案被描述为接地图案。另外，在导体图案之中，向其提供参考电位并线性延伸的图案被描述为接地布线图案。
[0033]<电子装置>
[0034]首先，将参考图1和图2描述使用根据下述本实施例的半导体器件的示例。图1是示出了包括根据本实施例的半导体器件的电子装置的配置示例的说明图。此外，图2是示出了被包括在图1所示的电子装置中的电路的配置示例的说明图。在图1中，为了清楚地示出半导体器件PKG1和半导体器件PKG2电连接，图2所示的信号传输路径SGP由粗线示意性地示出。
[0035]图1所示的电子装置(电子设备)EDV1包括布线基板(母板，安装板)MB1和被安装在布线基板MB1上的半导体器件PKG1和半导体器件PKG2。半导体器件PKG1和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体芯片；布线基板，所述布线基板具有第一表面和第二表面，所述半导体芯片被安装在所述第一表面上，并且所述第二表面与所述第一表面相对；以及多个接合线，将所述半导体芯片与所述布线基板电连接，其中所述布线基板包括：第一布线层，多个接合焊盘被形成在所述第一布线层中，所述多个接合线分别与所述多个接合焊盘连接；第二布线层，多个外部端子被形成在所述第二布线层中；以及绝缘层，被布置在所述第一布线层与所述第二布线层之间；其中所述第一布线层还包括：第一布线图案，所述第一布线图案是第一信号的传输路径；第二布线图案，所述第二布线图案是与所述第一信号不同的第二信号的传输路径，并且所述第二布线图案被布置为与所述第一布线图案的一侧接近；第三布线图案，所述第三布线图案是与所述第一信号和所述第二信号中的每一者不同的第三信号的传输路径，并且所述第三布线图案被布置为与所述第一布线图案的另一侧接近；以及两个接地布线图案，所述两个接地布线图案是参考电位的传输路径，并且沿着所述第二布线图案和所述第三布线图案中的一者延伸，以在所述两个接地布线图案之间布置所述第一布线图案、所述第二布线图案和所述第三布线图案，以及其中包括所述第一布线图案、所述第二布线图案和所述第三布线图案的布线图案组具有：第一部分，在所述第一部分中所述第一布线图案的布线宽度、所述第二布线图案的布线宽度和所述第三布线图案的布线宽度彼此相等；以及第二部分，在所述第二部分中所述第一布线图案的布线宽度大于所述第二布线图案的布线宽度和所述第三布线图案的布线宽度。2.根据权利要求1所述的半导体器件，其中所述布线基板还包括贯穿所述绝缘层的第一通孔布线，其中所述第一布线层还包括：第一接合焊盘，所述第一接合焊盘被电连接到所述第一布线图案，并且所述多个接合线中的第一接合线被接合到所述第一接合焊盘；以及第一通孔连接区，所述第一布线图案和所述第一通孔布线中的每一者被接合到所述第一通孔连接区；其中所述第一布线图案包括：信号传输布线部分，在所述第一接合焊盘与所述第一通孔连接区之间；以及电力馈送布线部分，从所述第一通孔连接区向所述布线基板的外边缘延伸，其中所述布线图案组的所述第二部分存在于所述第一布线图案的所述信号传输布线部分中。3.根据权利要求2所述的半导体器件，
其中所述第一布线图案的所述电力馈送布线部分的布线宽度小于在所述布线图案组的所述第一布线部分中的所述第一布线图案的布线宽度。4.根据权利要求1所述的半导体器件，其中所述布线基板还包括贯穿所述绝缘层的第一通孔布线，其中所述第一布线层还包括：第一接合焊盘，所述第一接合焊盘被电连接到所述第一布线图案，并且所述多个接合线中的第一接合线被接合到所述第一接合焊盘；以及第一通孔连接区，所述第一布线图案和所述第一通孔布线被接合到所述第一通孔连接区，并且其中与所述接地布线图案电连接的接地图案被布置在所述第一布线层的所述第一通孔连接区周围，以与所述第一通孔连接区相邻。5.根据权利要求1所述的半导体器件，其中所述第一布线层还包括第四布线图案，所述第四布线图案是与所述第一信号、所述第二信号和所述第三信号中的每一者不同的第四信号的传输路径，并且所述第四布线图案被布置为与所述两个接地布线图案中的一个接地布线图案接近，其中所述多个接合线包括：第一接合线，被电连接到所述第一布线...

【专利技术属性】
技术研发人员：佃龙明，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：