一种高精度程控数字时序波形发生装置制造方法及图纸

本发明专利技术公开了一种高精度程控数字时序波形发生装置，包括测试处理器、两个以上的通道时序发生器，所述通道时序发生器的进线端分别与测试处理器连接，所述通道时序发生器的出线端均连接有电子管脚芯片，所述通道时序发生器包括边沿发生器、波形发生器、测试结果发生器、时间记录仪，本发明专利技术不仅能够实现高精度、高分辨率、高稳定性的延时链，而且实现实时的延时调整与波形格式合成，同时实现按通道的延时校准。准。准。

【技术实现步骤摘要】
一种高精度程控数字时序波形发生装置


[0001]本专利技术涉及一种高精度程控数字时序波形发生装置，属于集成电路自动测试


技术介绍

[0002]由于在集成电路测试过程中，集成电路自动测试设备（Auto Test Equipment, 简称ATE）需要为被测器件（Device Under Test,简称DUT）提供任意时序要求的数字激励信号，例如：数据，时钟，控制等信号。各类信号的周期、边沿、占空比等都需要按照图形测试（pattern）要求，实时发生并精确同步。
[0003]传统设计方法一，通过高频主时钟实现直接数字波形合成（Direct Digital Frequency Synthesis，简称DDS），发生各个波形边沿，包括：周期边沿，波形边沿等。通过各个边沿合成输出激励波形。该方法成本低，同步性好。但边沿分辨率受主时钟限制，无法做到很高。一般做到ns级，但实际测试需要能做到ps级。

技术实现思路

[0004]专利技术目的：为了克服现有技术中存在的不足，本专利技术提供一种高精度程控数字时序波形发生装置使得ATE可以基于图形测试（pattern），不仅能够实现高精度、高分辨率、高稳定性的延时链，而且实现实时的延时调整与波形格式合成，同时实现按通道的延时校准，进而实现复杂数字时序波形的发生和对大规模数字逻辑器件的测试。
[0005]技术方案：为实现上述目的，本专利技术采用的技术方案为：
[0006]一种高精度程控数字时序波形发生装置，包括测试处理器、两个以上的通道时序发生器，所述通道时序发生器的进线端分别与测试处理器连接，所述通道时序发生器的出线端均连接有电子管脚芯片，所述通道时序发生器包括边沿发生器、波形发生器、测试结果发生器、时间记录仪，其中：
[0007]所述测试处理器用于控制与同步各个通道的通道时序发生器。
[0008]所述边沿发生器用于发生周期及生成数据波形的边沿。
[0009]所述波形发生器用于根据波形格式，通过各个边沿组合生成指定的数据输出波形控制信号，用于电子管脚芯片产生实际的物理波形。
[0010]所述测试结果发生器用于根据电子管脚芯片返回的比较信号，生成与期望数据的比较结果，形成供测试处理器使用的Fail信号。
[0011]所述时间记录仪用于记录被测试信号的时间与数据历史信息。
[0012]所述电子管脚芯片用于根据WFG产生的控制信号，生成符合ViH/ViL电平规范的输出信号，或将VoH/VoL与输入信号的比较结果转化为CmpH/CmpL，供测试结果发生器进行处理。
[0013]优选的：所述通道时序发生器为6通道时序发生模块。
[0014]优选的：所述6通道时序发生模块包括6个通道边沿发生器、周期边沿发生器、驱动
波形发生器、测试结果发生器、时间测量单元、历史记录存储器。
[0015]所述周期边沿发生器用于产生每个周期边沿，每个周期边沿称为一个周期的初始时刻T0_edge。
[0016]所述驱动波形发生器将根据各个边沿及波形格式选择输出对应的控制电子管脚芯片用的驱动控制波形信号。
[0017]所述测试结果发生器用于根据电子管脚芯片的输入CMP_H/CMP_L、C0/C1 Edge及相关信号，产生测试结果Fail_Out。
[0018]时间测量单元用于对CMP_H/CMP_L进行实时的时间信息采集与测量。
[0019]历史记录存储器用于实时记录每个周期测试过程的信息。
[0020]优选的：通道边沿发生器包括精确边沿数据发生器、粗延时边沿发生器、延时链输出选择器、延时链单元，其中：
[0021]所述精确边沿数据发生器用于对粗延时边沿进行精确延时发生所需的延时链输出选择器输入数据。
[0022]所述粗延时边沿发生器用于产生粗延时边沿，该边沿相比最终边沿相差一个精延时时间。
[0023]所述延时链输出选择器用于完成粗延时的精确延时。
[0024]所述延时链单元用于产生延时值。
[0025]优选的：所述延时链输出选择器用于完成粗延时的精确延时，最后的边沿发生时间相比T0之后的发生时间，由如下计算决定：
[0026]T_Edge_Time = C_Edge_Time + P_Delay_Data * Delay_Cell_Time。
[0027]其中，T_Edge_Time表示最后的边沿发生时间相比初始时刻T0之后的发生时间，C_Edge_Time表示粗延时时间，P_Delay_Data表示精延时数据，Delay_Cell_Time表示延时链单个单元的延时值。
[0028]优选的：6个通道边沿发生器分别记为D0通道边沿发生器、D1通道边沿发生器、D2通道边沿发生器、D3通道边沿发生器、C0通道边沿发生器、C1通道边沿发生器，所述D0通道边沿发生器用于当通道为关断状态时，将通道切换为打开状态。所述D1通道边沿发生器用于切换通道输出状态到驱动数据对应状态，所述D2通道边沿发生器用于将通道输出切换为返回态或环绕态，所述D3通道边沿发生器用于当下一个周期是比较周期时，将通道切换为高阻态，或者关闭通道，所述C0通道边沿发生器用于启动比较窗口，或者作为通道比较选通信号，所述C1通道边沿发生器用于关闭比较窗口。
[0029]优选的：所述测试处理器包括时序发生器、测试图形发生器、信号处理单元控制指令发生器、测试图形存储器、存储控制器，其中：
[0030]所述测试图形存储器用于存储测试图形文件信息。
[0031]所述时序发生器 用于通过存储控制器访问测试图形存储器获取图形文件指定的时序要求，按照图形文件指定的时序要求产生每个周期所需的精确时序信号。
[0032]所述测试图形发生器用于通过存储控制器访问测试图形存储器获取图形文件的指令要求，按照图形文件的指令要求和每个周期所需的精确时序信号产生图形测试所需的控制时序。
[0033]所述信号处理单元控制指令发生器用于通过存储控制器访问测试图形存储器获
取图形文件控制要求，根据图形文件控制要求和图形测试所需的控制时序产生用于同步控制数字通道测试子系统的指令信号。
[0034]优选的：所述延时链输出选择器连接有一级校准延时链。
[0035]本专利技术相比现有技术，具有以下有益效果：
[0036]1. 可以在测试处理器的控制下高速发生任意时序波形测试信号，并实时完成测试结果的比较判断。
[0037]2. 可以实时生成具有高精度边沿信息的测试信号，边沿分辨率可以做到50ps以内。
[0038]3. 可以实时进行信号的时间信息与测试信息的采集与分析。时间信息采集分辨率可以做到1ns以内。
附图说明
[0039]图1为测试处理器内部结构原理图。
[0040]图2为测试处理器与通道时序发生器关系图。
[0041]图3为单通道数字时序波形合成示意图。
[0042]图4为各个通道边沿发生器实现通道本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高精度程控数字时序波形发生装置，其特征在于：包括测试处理器（1）、两个以上的通道时序发生器（2），所述通道时序发生器（2）的进线端分别与测试处理器（1）连接，所述通道时序发生器（2）的出线端均连接有电子管脚芯片（3），所述通道时序发生器（2）包括边沿发生器（21）、波形发生器（22）、测试结果发生器（23）、时间记录仪（24），其中：所述测试处理器（1）用于控制与同步各个通道的通道时序发生器（2）；所述边沿发生器（21）用于发生周期及生成数据波形的边沿；所述波形发生器（22）用于根据波形格式，通过各个边沿组合生成指定的数据输出波形控制信号，用于电子管脚芯片（3）产生实际的物理波形；所述测试结果发生器（23）用于根据电子管脚芯片（3）返回的比较信号，生成与期望数据的比较结果，形成供测试处理器使用的Fail信号；所述时间记录仪（24）用于记录被测试信号的时间与数据历史信息；所述电子管脚芯片（3）用于根据WFG产生的控制信号，生成符合ViH/ViL电平规范的输出信号，或将VoH/VoL与输入信号的比较结果转化为CmpH/CmpL，供测试结果发生器（23）进行处理。2.根据权利要求1所述高精度程控数字时序波形发生装置，其特征在于：所述通道时序发生器（2）为6通道时序发生模块。3.根据权利要求2所述高精度程控数字时序波形发生装置，其特征在于：所述6通道时序发生模块包括6个通道边沿发生器（601）、周期边沿发生器（602）、驱动波形发生器（604）、测试结果发生器（605）、时间测量单元（606）、历史记录存储器（607）；所述周期边沿发生器（602）用于产生每个周期边沿，每个周期边沿称为一个周期的初始时刻T0_edge；所述驱动波形发生器（604）将根据各个边沿及波形格式选择输出对应的控制电子管脚芯片（3）用的驱动控制波形信号；所述测试结果发生器（605）用于根据电子管脚芯片（3）的输入CMP_H/CMP_L、C0/C1 Edge及相关信号，产生测试结果Fail_Out；时间测量单元（606）用于对CMP_H/CMP_L进行实时的时间信息采集与测量；历史记录存储器（607）用于实时记录每个周期测试过程的信息。4.根据权利要求3所述高精度程控数字时序波形发生装置，其特征在于：通道边沿发生器（601）包括精确边沿数据发生器（6011）、粗延时边沿发生器（6012）、延时链输出选择器（6013）、延时链单元（6014），其中：所述精确边沿数据发生器（6011）用于对粗延时边沿进行精确延时发生所需的延时链输出选择器（6013）输入数据；所述粗延时边沿发生器（6012）用于产生粗延时边沿，该...

【专利技术属性】
技术研发人员：毛国梁，李全任，
申请(专利权)人：南京宏泰半导体科技股份有限公司，
类型：发明
国别省市：