形成凹槽栅极轮廓的方法技术

本发明专利技术提供一种形成凹槽栅极轮廓的方法，其是在一基底表面形成一垫氧化层与多晶硅层的栅极堆栈结构后，进行一热氧化制造过程，消耗部份的多晶硅层，以在该多晶硅层周围区域形成一氧化薄层，其中在多晶硅层与垫氧化层接口间，会形成一凹陷的氧化区域；再进行一蚀刻步骤，去除多晶硅层上表面与两侧的氧化薄层及部份的垫氧化层，即可形成一具凹槽栅极轮廓的结构，继续后续的半导体制造过程以制作其它的半导体组件。利用本发明专利技术的方法可减少栅极与源极／漏极延伸区的寄生电容，提升组件的运作进度，藉此简化制造过程难度，增加对制造过程的控制性，使得当组件尺寸缩小的情况下，仍可保持组件的特性，提升产品的合格率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体组件的制造方法，特别是有关于一种。
技术介绍
科技进少日新月异，尤其在半导体制造过程技术中成长尤其快速，在相同大小的晶圆上的组件密度不断的被提升，此即所谓的摩尔定律(Moore’s Law)，组件的尺寸愈来愈小，在有限的面积上，组件上的设计面临到必须降低组件上的电容，以提升组件的运作速度。在金属半导体场效晶体管(MOSFET)中，当组件尺寸缩小至数十个纳米(nm)时，栅极与源极/漏极延伸区(extension)的寄生电容(parasitic capacitance)就变得十分显著，也因此限制了MOSFET的运作速度及电性品质；而后有人提出具凹槽栅极轮廓(notched gate)的结构，以降低栅极与源极/漏极延伸区寄生电容的产生，但已知形成具凹槽栅极轮廓的方法是利用等向性蚀刻(isotropic etching)，由于在进行等向性蚀刻制造过程时，因任一方向的蚀刻速率均相同，因此不易控制所需的凹槽结构与尺寸，因而限制了半导体组件合格率与产能的提升。因此已知半导体制造方法中，在面临组件积集度越来越高，制造过程的线宽愈来愈小的情况下，欲利用具凹槽栅极轮廓的结构，来降低栅极与源极/漏极延伸区间的电容，将难以控制制造过程中蚀刻的结果，更会进一步影响组件的稳定性，将使得难以制作较小的半导体组件，而降低组件的合格率及电性品质。因此，本专利技术即在针对上述的缺失，提出一种，以有效克服传统方式的缺失。
技术实现思路
本专利技术的主要目的是在提供一种，其是在多晶硅层与氧化层的接口两侧，形成一向内凹陷的氧化薄层，可降低栅极与源极/漏极延伸区间的电容，以增进组件的特性及电性品质。本专利技术的次要目的是在提供一种，可在有限的栅极长度下，降低金属硅化物的电阻。本专利技术的再一目的是在提供一种，因在较低的栅极与源极/漏极延伸区间的电容下，具有较高的饱和电流密度。为达上述的目的，本专利技术是在一基底表面完成氧化层与多晶硅层极堆栈结构后，进行一热氧化制造过程，氧化部份的多晶硅层，以在该多晶硅层周围形成一氧化薄层，而介于多晶硅层与垫氧化层间的氧化薄层向内凹陷，经蚀刻去除多晶硅层两侧与上表面的氧化薄层及部份的垫氧化层后，形成具凹槽栅极结构。以下通过具体实施例配合附图详加说明，当更容易了解本专利技术的目的、
技术实现思路
、特点及其所达成的功效。附图说明图1A至图1E为本专利技术形成凹槽栅极轮廓结构的各步骤剖面图。具体实施方式请参阅图1A，首先在一半导体基底10中形成适当的隔离结构(未于图中表示)，如场氧化层、浅沟渠隔离结构等，以定义出主动区，接着在该基底10上形成一垫氧化层12，然后在垫氧化层12上沉积一多晶硅层14，其中该垫氧化层12可由二氧化硅组成，而多晶硅层14可利用化学气相沉积法(chemical vapordeposition，CMP)沉积掺杂或未掺杂的多晶硅。接着请参阅图1B，在该基底10表面覆盖一图案化光阻(未于图中表示)，利用微影蚀刻技术蚀刻该多晶硅层14与垫氧化层12，以形成一具多晶硅层14与垫氧化层12的栅极堆栈结构。进行一热氧化制造过程，以在栅极堆栈结构的多晶硅层14周围形成如图1C所示的氧化薄层16，形成该氧化薄层16时会消耗掉部份的栅极堆栈结构中的多晶硅层14，而且位于多晶硅层14与垫氧化层12间的氧化薄层16会向内凹陷，其原理就如在硅的局部氧化(LOCOS)制造过程，于基底内制作绝缘结构时，形成鸟嘴(bird’s beak)的结构，因氧在二氧化硅中的扩散是等向性的过程，因此氧也会碰到侧边的多晶硅层14，在多晶硅层14与垫氧化层12间的接口形成一凹陷氧化区域。然后，蚀刻去除该多晶硅层14两侧与上表面的氧化薄层16及其部份的垫氧化层12，以形成如图1D所示在多晶硅层14与垫氧化层12接口两侧，具有一凹陷氧化区域的栅极堆栈结构；再以该栅极堆栈结构为屏蔽，进行一浅离子掺杂制造过程，在栅极堆栈结构为屏蔽，进行一浅离子掺杂制造过程18栅极堆栈结构两侧的基底10内，形成一浅离子掺杂区(未于图中表示)，其中该浅离子掺杂区的离子种类可为磷离子或硼离子。在基底10表面沉积一层氧化层，利用蚀刻技术对该氧化层进行垂直单向性的回蚀刻，蚀刻除去多晶硅层14与基底10的部份氧化层，以在该栅极堆栈结构两旁各形成如图1E所示的侧壁20结构，以该栅极堆栈结构与侧壁22为屏蔽，在该基底10中进行深离子掺杂步骤22，以形成深离子掺杂区(未于图中表示)，分别作为源极与漏极，其中在该浅离子掺杂未被深离子掺杂的位置即为源极/漏极延伸区的结构，可继续后续的半导体制造过程，如形成自动对准金属硅化物(salicide)，以完成后续的半导体结构。因此，本专利技术，可广泛应用在半导体制造过程中，在基底上形成多晶硅层与垫氧化层的栅极堆栈结构后，利用热氧化的方式消耗部份的多晶硅层与垫氧化层接口间，会形成类似鸟嘴的结构，经蚀刻制造过程即可形成具凹槽氧化区域的栅极堆栈结构，可减少多晶硅层与源极/漏极延伸区间的寄生电容，提高饱和电流的密度，并可降低自动对准硅化物的电阻值，简化制造过程中的控制及增加稳定性，藉此增加产品的特性及电性品质，以提升产品的合格率。以上所述的实施例仅是为说明本专利技术的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本专利技术的内容并据以实施，当不能以之限定本专利技术的专利范围，即大凡依本专利技术所揭示的精神所作的均等变化或修饰，仍应涵盖在本专利技术的专利范围内。权利要求1.一种，其特征是包括下列步骤提供一基底，其上已形成一垫氧化层；在该垫氧化层上形成一导电层；去除部份的该导电层以形成一栅极堆栈结构，其中该栅极堆栈结构包括与该垫氧化层相接触的第一边，与相对于该第一边的第二边；及对该栅极堆栈结构进行热氧化处理，使得该第一边的长度小于该第二边的长度。2.根据权利要求1所述的，其特征是热氧化该栅极堆栈结构的步骤中，是在该栅极堆栈结构上形成一氧化薄层，其中该氧化薄层在该栅极堆栈结构的第一边，向内凹进于一侧壁中。3.根据权利要求2所述的，其特征是进一步包括下列步骤去除部份的该氧化薄层与该垫氧化层，以露出部份的该栅极堆栈结构；以该栅极堆栈结构为屏蔽层，在该基底内植入第一种掺杂离子；在该栅极堆栈结构两侧形成一侧壁；及以该栅极堆栈结构与该侧壁为第二屏蔽层，在该基底中植入第二种掺杂离子。4.根据权利要求1所述的，其特征是该导电层是由多晶硅所组成。5.根据权利要求1所述的，其特征是去除部份的该导电层形成该栅极堆栈结构的步骤中，进一步包括在该导电层上覆盖一屏蔽层；蚀刻未被屏蔽层覆盖的该导电层；及除去该屏蔽层。6.一种，其特征是包括下列步骤提供一基底，其上已形成一垫氧化层；在该垫氧化层上沉积一多晶硅层；蚀刻部份的该多晶硅层，以形成一栅极堆栈结构，其中该栅极堆栈结构具有一侧壁；进行一热氧化制程，以在该栅极堆栈结构上形成一氧化薄层，其中靠近该垫氧化层的该氧化薄层向内凹入形成于该侧壁。7.根据权利要求6所述的，其特征是靠近该垫氧化层的该氧化薄层向内凹入形成于该侧壁的步骤中，使得该栅极堆栈结构的第一边长度小于第二边，而该第一边是指与该垫氧化层接触的一边，并相对于第二边。8.根据权利要求6所述的，其特征是在蚀刻制程前先在该多晶硅层上形成一屏蔽层，在蚀刻步骤后即移除该屏蔽层。9.根据权利要求6所述的，其特征是在进本文档来自技高网...

【技术保护点】
一种形成凹槽栅极轮廓的方法，其特征是包括下列步骤：提供一基底，其上已形成一垫氧化层；在该垫氧化层上形成一导电层；去除部份的该导电层以形成一栅极堆栈结构，其中该栅极堆栈结构包括与该垫氧化层相接触的第一边，与相对于该第一边的第二边； 及对该栅极堆栈结构进行热氧化处理，使得该第一边的长度小于该第二边的长度。

【技术特征摘要】

【专利技术属性】
技术研发人员：许允峻，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]