一种分布式DDR内存存取架构、方法、装置及介质制造方法及图纸

本申请公开一种分布式DDR内存存取架构、方法、装置及介质，涉及数据存储技术领域，用于实现SoC芯片的DDR内存存取，针对目前所使用的星形访问架构所存在的问题，提供一种分布式DDR内存存取架构，通过为每一个业务模块设置专属的DDR控制器以及DRAM，提供专属的数据存储、读取服务，实现DDR内存存取的分布式拆分，使得各个业务模块之间无需抢占一个DDR控制器的带宽，访问的时间延迟更短；各个业务模块和其专属的DDR控制器之间在物理距离上可以设置的更近，减少由数据线长度所带来的延迟；可以针对业务模块的访问特性做出针对性的访问优化，以提高业务模块的访问速度，更好地适应了SoC芯片高性能应用场景下的需要。SoC芯片高性能应用场景下的需要。SoC芯片高性能应用场景下的需要。

【技术实现步骤摘要】
一种分布式DDR内存存取架构、方法、装置及介质


[0001]本申请涉及数据存储
，特别是涉及一种分布式DDR内存存取架构、方法、装置及介质。

技术介绍

[0002]双倍速率(Double Data Rate，DDR)内存在系统级芯片(System on Chip，SoC)上应用广泛，目前最常用的SoC芯片都采用星型访问架构，如图1所示，即以一个DDR控制器为核心，同时连接到各业务模块，DDR控制器还配合有动态随机存取存储器(Dynamic Random Access Memory，DRAM)，用于存储各业务模块的业务数据。
[0003]在图1所示的星形访问架构中，由于各个业务模块都竞争一个DDR控制器的带宽，所以就会导致以下问题的出现：
[0004]1、DDR控制器的带宽容易成为整个系统的瓶颈；
[0005]2、各业务模块的竞争访问也会增大访问的延时；
[0006]3、DDR控制器较难对各业务模块进行访问特性上的优化；
[0007]4、在SoC芯片的实现上，DDR控制器作为核心与所有业务模块连接，DDR控制器到各个业务模块的连线可能会较长，这种较长的连线同样会影响SoC芯片最终的实现速度。
[0008]因此DDR的访问性能就成为了制约SoC芯片功能的重要因素之一。随着电子信息产业的不断发展，这样的访问连接方式在高性能场景已经越来越无法满足实际需要。

技术实现思路

[0009]本申请的目的是提供一种分布式DDR内存存取架构、方法、装置及介质，以解决目前使用的DDR内存存取架构所带来的上述技术问题。
[0010]为解决上述技术问题，本申请提供一种分布式DDR内存存取架构，包括：多个业务模块、多个DDR控制器、多个DRAM和数据总线；其中，DDR控制器和DRAM数量相同；
[0011][0012]每一所述业务模块分别对应连接一个所述DDR控制器；
[0013]各所述DDR控制器和与其一一对应的所述DRAM连接；
[0014]各所述业务模块分别与所述数据总线连接。
[0015]优选的，DDR控制器和业务模块的数量相同，每一业务模块对应于唯一的DDR控制器。
[0016]优选的，各DDR控制器与数据总线连接。
[0017]优选的，数据总线为AMBA总线。
[0018]为解决上述技术问题，本申请还提供一种分布式DDR内存存取方法，应用于上述的分布式DDR内存存取架构，包括：
[0019]各DDR控制器根据其所连接业务模块的请求，将业务模块发送的数据存储至DDR控制器对应连接的DRAM中，或从DRAM中读取数据并发往业务模块；
[0020]各业务模块之间通过数据总线进行数据交换。
[0021]优选的，还包括：
[0022]当业务模块的访问数据量小于预设阈值时，该业务模块对应的DDR控制器切换至低功耗模式；
[0023]当业务模块的访问数据量为零时，该业务模块对应的DDR控制器关闭。
[0024]优选的，当业务模块的访问数据量小于预设阈值时，该业务模块对应的DDR控制器切换至低功耗模式包括：
[0025]当业务模块的访问数据量小于预设阈值并持续第一预设时长时，该业务模块对应的DDR控制器切换至低功耗模式；
[0026]当业务模块的访问数据量为零时，该业务模块对应的DDR控制器关闭包括：
[0027]当业务模块的访问数据量为零并持续第二预设时长时，该业务模块对应的DDR控制器关闭。
[0028]为解决上述技术问题，本申请还提供一种分布式DDR内存存取装置，包括：
[0029]数据存取模块，用于各DDR控制器根据其所连接业务模块的请求，进行将业务模块发送的数据存储至DDR控制器对应连接的DRAM中，或从DRAM中读取数据并发往业务模块；
[0030][0031]数据交换模块，用于各业务模块之间通过数据总线进行数据交换。
[0032]优选的，上述的分布式DDR内存存取装置还包括：
[0033]第一切换模块，用于当业务模块的访问数据量小于预设阈值时，该业务模块对应的DDR控制器切换至低功耗模式。
[0034]第二切换模块，用于当业务模块的访问数据量为零时，该业务模块对应的DDR控制器关闭。
[0035]为解决上述技术问题，本申请还提供一种分布式DDR内存存取装置，包括：
[0036]存储器，用于存储计算机程序；
[0037]处理器，用于执行计算机程序时实现如上述所述的分布式DDR内存存取方法的步骤。
[0038]为解决上述技术问题，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述所述的分布式DDR内存存取方法的步骤。
[0039]本申请提供的分布式DDR内存存取架构，通过为每一个业务模块设置专属的DDR控制器以及DRAM，提供专属的数据存储、读取服务，实现DDR内存存取的分布式拆分，使得各个业务模块之间无需抢占一个DDR控制器的带宽，访问的时间延迟更短；并且，由于专属DDR控制器的设置，也使得各个业务模块和其专属的DDR控制器之间在物理距离上可以设置的更近，减少由数据线长度所带来的延迟；此外，同样由于专属DDR控制器的设置，一个DDR控制器无需负责所有业务模块，仅需负责其对应的一个或少量业务模块即可，可以针对业务模块的访问特性做出针对性的访问优化，以提高业务模块的访问速度；最后，本申请还通过数据总线实现业务模块之间的数据交互，由于DDR内存存取本身主要负责的即是对应业务模块的数据存储与读取，相比于这部分数据量，业务模块之间的数据量较少，通常使用一根数据总线即可满足数据交换需求，有利于控制总线规模以降低成本。
[0040]本申请提供的分布式DDR内存存取方法、装置、及计算机可读存储介质，与上述结构对应，效果同上。
附图说明
[0041]为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]图1为现有的一种星形DDR内存存取架构的结构图；
[0043]图2为本专利技术提供的一种分布式DDR内存存取架构的结构图；
[0044]图3为本专利技术提供的另一种分布式DDR内存存取架构的结构图；
[0045]图4为本专利技术提供的一种分布式DDR内存存取方法的流程图；
[0046]图5为本专利技术提供的一种分布式DDR内存存取装置的结构图；
[0047]图6为本专利技术提供的另一种分布式DDR内存存取装置的结构图。
具体实施方式
[0048]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分布式DDR内存存取架构，其特征在于，包括：多个业务模块、多个DDR控制器、多个DRAM和数据总线；其中，所述DDR控制器和所述DRAM数量相同；每一所述业务模块分别对应连接一个所述DDR控制器；各所述DDR控制器和与其一一对应的所述DRAM连接；各所述业务模块分别与所述数据总线连接。2.根据权利要求1所述的分布式DDR内存存取架构，其特征在于，所述DDR控制器和所述业务模块的数量相同，每一所述业务模块对应于唯一的所述DDR控制器。3.根据权利要求1所述的分布式DDR内存存取架构，其特征在于，各所述DDR控制器与所述数据总线连接。4.根据权利要求1至3任意一项所述的分布式DDR内存存取架构，其特征在于，所述数据总线为AMBA总线。5.一种分布式DDR内存存取方法，其特征在于，应用于如权利要求1至4任意一项所述的分布式DDR内存存取架构，包括：各DDR控制器根据其所连接业务模块的请求，将所述业务模块发送的数据存储至所述DDR控制器对应连接的DRAM中，或从所述DRAM中读取数据并发往所述业务模块；各所述业务模块之间通过数据总线进行数据交换。6.根据权利要求5所述的分布式DDR内存存取方法，其特征在于，还包括：当所述业务模块的访问数据量小于预设阈值时，该所述业务模块对应的DDR控制器切换至低功耗模式；当所述业务模块的访问数据量为零时，...

【专利技术属性】
技术研发人员：黄金虎，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：