具有包括蚀刻停止/场控制层的多层栅极电介质层的功率半导体装置及形成此装置的方法制造方法及图纸

一种半导体装置包括：包含碳化硅的半导体层结构；在半导体层结构上的栅极电介质层，该栅极电介质层包括在半导体层结构上的基部栅极电介质层和与半导体层结构相对地在基部栅极电介质层上的盖帽栅极电介质层；以及与半导体层结构相对地在栅极电介质层上的栅极电极。盖帽栅极电介质层的介电常数高于基部栅极电介质层的介电常数。介质层的介电常数。介质层的介电常数。

【技术实现步骤摘要】
【国外来华专利技术】具有包括蚀刻停止/场控制层的多层栅极电介质层的功率半导体装置及形成此装置的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年7月7日提交的美国专利申请序列No.16/922,192的优先权，该美国专利申请的全部内容通过引用并入本文。


[0003]本专利技术涉及半导体装置，并且更具体而言，涉及功率半导体切换装置。

技术介绍

[0004]金属绝缘半导体场效应晶体管(“MISFET”)是众所周知类型的可以被用作切换装置的半导体晶体管。MISFET是具有栅极、漏极和源极端子以及半导体主体的三端子装置。源极区域和漏极区域形成在半导体主体中，由沟道区域分开，并且栅极电极(可以充当栅极端子或电连接到栅极端子)通过被称为“栅极电介质层”的薄绝缘层与沟道区域分开。可以通过向栅极电极施加偏置电压来接通或关断MISFET。当MISFET接通时(即，它处于其“导通状态”)，电流通过源极区域与漏极区域之间的MISFET的沟道区域传导。当偏置电压从栅极电极移除(或降低到阈值电平以下)时，电流停止通过沟道区域传导。举例来说，n型MISFET具有n型源极和漏极区域以及p型沟道。因此，n型MISFET具有“n
‑
p
‑
n”设计。当向栅极电极施加足以在电连接n型源极区域和漏极区域的p型沟道区域中产生导电n型反向层的栅极偏置电压时，n型MISFET接通，从而允许n型源极区域和漏极区域之间的多数载流子传导。
[0005]在大多数情况下，将功率MISFET的栅极电极与沟道区域分开的栅极电介质层被实现为薄氧化物层(例如，氧化硅层)。具有氧化物栅极电介质层的MISFET被称为金属氧化物半导体场效应晶体管(“MOSFET”)。由于基于氧化物的栅极电介质层由于其优越的性质而几乎总是被使用，因此本文的讨论将集中在MOSFET上而不是MISFET，但是将认识到的是，本文描述的根据本专利技术的实施例的技术同样适用于具有由氧化物以外的材料形成的栅极电介质层的装置。
[0006]因为MOSFET的栅极电极通过栅极电介质层与沟道区域绝缘，所以要求最小的栅极电流来将MOSFET维持在其导通状态或将MOSFET在其导通状态与其断开状态之间切换。因为栅极与沟道区域形成电容器，所以在切换期间栅极电流保持小。因此，切换期间只要求最小的充电和放电电流，从而允许更简单的栅极驱动电路系统和更快的切换速度。MOSFET可以是独立的装置，或者可以与其它电路装置组合。例如，绝缘栅极双极晶体管(“IGBT”)是包括MOSFET和双极结型晶体管(“BJT”)两者的半导体装置，它结合了MOSFET的高阻抗栅极电极和可以由BJT提供的小导通状态传导损耗。例如，可以将IGBT实现为在输入端处包括高电压n沟道MOSFET和在输出端处包括BJT的达林顿对。BJT的基极电流通过MOSFET的沟道供应，从而允许简化的外部驱动电路(因为驱动电路只对MOSFET的栅极电极进行充电和放电)。
[0007]对可以在其导通状态下通过大电流并在其反向阻断状态下阻断大电压(例如，数千伏)的高功率半导体切换装置的需求不断增加。为了支持高电流密度并阻断这种高电压，
功率MOSFET和IGBT通常具有垂直结构，其中源极和漏极位于厚半导体层结构的相对侧(例如，在其顶部和底部)，以便阻断更高的电压电平。在非常高功率的应用中，半导体切换装置通常形成在宽带隙半导体材料系统中(在本文中，术语“宽带隙半导体”包括任何具有至少1.4电子伏(“eV”)带隙的半导体)，诸如例如碳化硅(“SiC”)中，宽带隙半导体材料系统具有多个有利的特性，包括例如高电场击穿强度、高热导率、高电子迁移率、高熔点和高饱和电子漂移速度。相对于使用诸如例如硅之类的其它半导体材料形成的装置，使用碳化硅形成的电子装置可以具有在更高温度、高功率密度、更高速度、更高功率水平和/或在高辐射密度下操作的能力。
[0008]功率MOSFET的一种故障机制是所谓的栅极氧化物层的“击穿”。当功率MOSFET处于其传导或导通状态时，栅极氧化物层受到高电场。由这些电场造成的栅极氧化物层上的应力会在氧化物材料中生成随时间累积的缺陷。当缺陷浓度达到临界值时，可以通过栅极氧化物层产生所谓的“渗透路径”，该渗透路径将栅极电极电连接到半导体层结构下面的源极区域，从而使栅极电极和源极区域短路，这可能破坏装置。栅极氧化物层的“寿命”(即，装置在击穿发生之前可以操作多长时间)根据除其它外栅极氧化物层受到的电场量值和施加电场的时间长度。图1是图示直到发生击穿的操作时间(“栅极氧化物寿命”)与施加到栅极氧化物层的电场水平之间的关系的示意性半对数曲线图。这个曲线图假设始终施加相同的电场(不一定是这种情况)，并且假设栅极氧化物层具有一定的厚度。从图1中可以看出重要的一点是栅极氧化物寿命的对数和电场可以具有直线关系，因此随着电场水平的增加，栅极氧化物层的寿命可能缩短。栅极氧化物层的寿命可以通过增加栅极氧化物层的厚度来增加，但是MOSFET的性能也根据栅极氧化物层的厚度，因此增加栅极氧化物层的厚度通常不是增加栅极氧化物层的寿命的可接受方式。
[0009]基于功率碳化硅的MOSFET目前用于要求高电压阻断的应用。举例来说，碳化硅MOSFET是市售可获得的，其额定电流密度为10A/cm2或更高，将阻断300V至20kV或更高的电压。为了形成这样的装置，通常形成多个“单位单元”，其中每个单位单元包括MOSFET晶体管。在高功率应用中，通常在半导体层结构上/中提供大量这种单位单元(例如，数百或数千)，并且在半导体层结构的顶侧形成充当所有单位单元的栅极电极的栅极电极层。半导体层结构的相对(底部)侧充当装置的所有单位单元的共同漏极。多个源极接触件形成在暴露在栅极电极层中的开口内的半导体层结构中的源极区域上。这些源极接触件也彼此电连接以用作共同源极。结果所得的装置具有三个端子，即，共同源极端子、共同漏极端子和共同栅极电极，它们充当并联电连接的成百上千个单独的单位单元晶体管的端子。
[0010]图2是具有上述单位单元结构的常规碳化硅垂直功率MOSFET100的示意性截面视图。图2是该装置的单个单位单元的截面。如图2中所示，MOSFET 100包括重掺杂(n+)n型碳化硅半导体基板110。轻掺杂n型(n
‑
)碳化硅漂移层120设置在碳化硅基板110上。在n型碳化硅漂移层120的上部中形成被掺杂以具有p型导电性的称为“阱”或“p阱”130的区域。可以例如通过用p型掺杂剂反掺杂n型硅漂移层120的部分来形成p阱130。在p阱130的上部中设置重掺杂(n+)n型碳化硅源极区域140。可以例如通过用n型掺杂剂反掺杂p阱130的部分来形成n型源极区域140。漂移层120和基板110一起充当装置100的共同漏极区域。n型碳化硅基板110、n型碳化硅漂移层120、p型碳化硅p阱130和n型碳化硅源极区域140一起构成MOSFET 100的半导体层结构150。在半导体层结构150的上表面上形成二氧化硅(SiO2)栅极氧化物
层160。与半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：包括碳化硅的半导体层结构；在所述半导体层结构上的栅极电介质层，所述栅极电介质层包括在所述半导体层结构上的基部栅极电介质层和与所述半导体层结构相对地在所述基部栅极电介质层上的盖帽栅极电介质层；以及与所述半导体层结构相对地在所述栅极电介质层上的栅极电极，其中，所述盖帽栅极电介质层的介电常数高于所述基部栅极电介质层的介电常数。2.根据权利要求1所述的半导体装置，其中，所述盖帽栅极电介质层比所述基部栅极电介质层薄。3.根据权利要求1或2所述的半导体装置，其中，所述基部栅极电介质层包括氧化硅层。4.根据权利要求3所述的半导体装置，其中，所述基部栅极电介质层的厚度是所述盖帽栅极电介质层的至少五倍，并且所述盖帽栅极电介质层的介电常数是所述基部栅极电介质层的介电常数的至少三倍。5.根据权利要求1
‑
4中的任一项所述的半导体装置，其中，所述栅极电极包括硅。6.根据权利要求1
‑
5中的任一项所述的半导体装置，其中，所述半导体层结构还包括由JFET区域分开的第一阱区域和第二阱区域，并且其中所述盖帽栅极电介质层不在所述JFET区域的上表面上。7.根据权利要求1
‑
6中的任一项所述的半导体装置，其中，所述栅极电极具有阶梯状的下表面。8.根据权利要求1
‑
7中的任一项所述的半导体装置，其中，所述栅极电极的相对的上边缘比所述栅极电极的上表面的中心部分在所述半导体层结构上方更远。9.根据权利要求1
‑
8中的任一项所述的半导体装置，其中，所述盖帽栅极电介质层仅在所述基部栅极电介质层的一部分上。10.根据权利要求1
‑
9中的任一项所述的半导体装置，其中，所述半导体层结构包括具有第一导电类型的漂移层、位于所述漂移层的上部中的具有第二导电类型的阱以及位于所述阱的上部中的具有第一导电类型的源极区域，以及其中，沟道区域设置在所述源极区域与所述漂移层的直接接触所述栅极电介质层的一部分之间的所述阱中。11.根据权利要求10所述的半导体装置，其中，所述盖帽栅极电介质层形成在所述源极区域上并且不形成在所述漂移层的直接接触所述栅极电介质层的所述一部分上。12.根据权利要求1
‑
11中的任一项所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间，所述栅极电介质层中的峰电场值将基本上位于所述栅极电极的侧边缘下方的所述基部栅极电介质层的上表面处。13.根据权利要求1
‑
12中的任一项所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间，所述基部栅极电介质层中的峰电场值比所述盖帽栅极电介质层中的峰电场值大至少50％。14.根据权利要求1
‑
13中的任一项所述的半导体装置，其中，所述半导体装置是金属绝缘体半导体场效应晶体管(“MISFET”)或绝缘栅双极晶体管(“IGBT”)。15.根据权利要求1
‑
14中的任一项所述的半导体装置，其中，所述栅极电介质层的厚度
是至少二十五纳米。16.根据权利要求1
‑
15中的任一项所述的半导体装置，其中，所述盖帽栅极电介质层包括相对于所述栅极电极的蚀刻停止层。17.根据权利要求1
‑
16中的任一项所述的半导体装置，其中，所述基部栅极电介质层的厚度除以所述基部栅极电介质层的材料的介电常数与所述盖帽栅极电介质层的厚度除以所述盖帽栅极电介质层的材料的介电常数之比至少为十。18.根据权利要求1
‑
17中的任一项所述的半导体装置，其中，所述半导体层结构包括在其上表面中的沟槽，并且其中所述栅极电介质层和所述栅极电极各自至少部分地在所述沟槽内。19.根据权利要求18所述的半导体装置，其中，所述沟槽的至少一些拐角是变圆的拐角。20.一种半导体装置，包括：包括碳化硅的半导体层结构；在所述半导体层结构上的栅极电介质层；以及与所述半导体层结构相对地在所述栅极电介质层上的栅极电极，其中，所述半导体装置被配置为使得在导通状态操作期间所述栅极电介质层中的峰电场在所述栅极电介质层的顶表面下方。21.根据权利要求20所述的半导体装置，其中，所述栅极层包括在所述半导体层结构上的基部栅极电介质层和与所述半导体层结构相对地在所述基部栅极电介质层上的盖帽栅极电介质层。22.根据权利要求21所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间所述栅极电介质层中的峰电场在所述基部栅极电介质层中。23.根据权利要求22所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间所述栅极电介质层中的峰电场基本上位于所述栅极电极的侧边缘下方的所述基部栅极电介质层的上表面处。24.根据权利要求20所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间所述栅极电介质层中的峰电场在所述栅极电介质层的顶表面下方至少2nm。25.根据权利要求21
‑
23中的任一项所述的半导体装置，其中，所述盖帽栅极电介质层比所述基部栅极电介质层薄。26.根据权利要求21
‑
23中的任一项所述的半导体装置，其中，所述基部栅极电介质层包括氧化硅层并且所述栅极电极包括硅。27.根据权利要求21
‑
26中的任一项所述的半导体装置，其中，所述基部栅极电介质层的厚度是所述盖帽栅极电介质层的至少五倍，并且所述盖帽栅极电介质层的介电常数是所述基部栅极电介质层的介电常数的至少三倍。28.根据权利要求27所述的半导体装置，其中，所述半导体层结构包括具有第一导电类型的漂移层、在所述漂移层的间隔开的上部中的各自具有第二导电类型的第一阱和第二阱、在相应的第一阱和第二阱的上部中的具有第一导电类型的第一源极区域和第二源极区域、在所述第一阱与所述第二阱之间的具有第一导电类型的JFET区域、以及设置在相应的第一源极区域和第二源极区域与所述JFET区域之间的相应的第一阱和第二阱中的第一沟
道区域和第二沟道区域。29.根据权利要求28所述的半导体装置，其中，所述盖帽栅极电介质层不在所述JFET区域的上表面上。30.根据权利要求20
‑
29中的任一项所述的半导体装置，其中，所述栅极电极具有阶梯状的下表面。31.根据权利要求20
‑
30中的任一项所述的半导体装置，其中，所述栅极电极的相对的上边缘比所述栅极电极的上表面的中心部分在所述半导体层结构上方更远。32.根据权利要求21
‑
31中的任一项所述的半导体装置，其中，所述盖帽栅极电介质层仅形成在所述基部栅极电介质层的一部分上。33.根据权利要求21
‑
32中的任一项所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间，所述栅极电介质层中的峰电场值将基本上位于所述栅极电极的侧边缘下方的所述基部栅极电介质层的上表面处。34.根据权利要求21
‑
33中的任一项所述的半导体装置，其中，所述半导体装置被配置为使得在导通状态操作期间，所述基部栅极电介质层中的峰电场值比所述盖帽栅极电介质层中的峰电场值大至少50％。35.根据权利要求21
‑
34中的任一项所述的半导体装置，其中，所述基部栅极电介质层的厚度除以所述基部栅极电介质层的材料的介电常数与所述盖帽栅极电介质层的厚度除以所述盖帽栅极电介质层的材料的介电常数之比至少为十...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：沃孚半导体公司，
类型：发明
国别省市：