阵列基板、显示面板及阵列基板的其制备方法技术

本申请公开了一种阵列基板、显示面板及阵列基板的其制备方法，阵列基板包括：衬底；第一导电层，位于衬底的一侧，第一导电层包括第一电容极板；第一无机绝缘层，位于第一导电层背离衬底的一侧；第一有机绝缘层，位于第一无机绝缘层背离第一导电层的一侧，第一有机绝缘层包括本体部和设置于本体部的第一过孔，第一过孔在衬底上的正投影与第一电容极板在衬底上的正投影至少部分交叠；第二导电层，位于本体部背离第一无机绝缘层的一侧，第二导电层包括第二电容极板，至少部分第二电容极板位于第一过孔内。在本申请实施例中，能够在增加其他区域信号线之间的间距、减小寄生电容的同时，保证第一电容极板和第二电容极板形成的存储电容的容量足够大。容的容量足够大。容的容量足够大。

【技术实现步骤摘要】
阵列基板、显示面板及阵列基板的其制备方法


[0001]本申请涉及显示领域，具体涉及一种阵列基板、显示面板及阵列基板的其制备方法。

技术介绍

[0002]随着电子设备的快速发展，用户对显示面板的要求越来越高，使得电子设备的显示面板的制备和显示受到业界越来越多的关注。
[0003]显示面板包括阵列基板，阵列基板包括衬底和设置于衬底的多个导电层，不同的导电层包括不同的信号线，例如栅极线、扫描线、电容极板等，这就导致阵列基板的制备极其复杂，需要多次图案化导电材料层以形成各种信号线，这就导致阵列基板的良率难以保证。

技术实现思路

[0004]本申请实施例提供一种阵列基板、显示面板及阵列基板的其制备方法，旨在提高阵列基板的良率，此外还可以解决因漏电导致的具有该阵列基板的显示面板的闪屏问题。
[0005]本申请第一方面的实施例提供一种阵列基板，包括：衬底；第一导电层，位于衬底的一侧，第一导电层包括第一电容极板；第一无机绝缘层，位于第一导电层背离衬底的一侧；第一有机绝缘层，位于第一无机绝缘层背离第一导电层的一侧，第一有机绝缘层包括本体部和设置于本体部的第一过孔，第一过孔在衬底上的正投影与第一电容极板在衬底上的正投影至少部分交叠；第二导电层，位于本体部背离第一无机绝缘层的一侧，第二导电层包括第二电容极板，至少部分第二电容极板位于第一过孔内。
[0006]根据本申请第一方面的实施方式，第一过孔贯穿本体部设置，或者，第一过孔由本体部背离第一无机绝缘层的表面凹陷形成。
[0007]根据本申请第一方面前述任一实施方式，还包括第一导电部，位于第一无机绝缘层背离第一有机绝缘层的一侧，第二导电层还包括位于本体部背离第一无机绝缘层一侧的第二导电部，第二导电部在衬底上的正投影和第一过孔在衬底上的正投影错位，第一导电部和第二导电部过孔连接。
[0008]根据本申请第一方面前述任一实施方式，第一导电部位于第一导电层，或者阵列基板还包括位于第一导电层背离第一无机绝缘层一侧的第三导电层，第一导电部位于第三导电层。
[0009]根据本申请第一方面前述任一实施方式，第一导电层还包括电压参考线和/或扇出线。
[0010]根据本申请第一方面前述任一实施方式，第四导电层，位于第一导电层朝向衬底一侧，第四导电层包括第三电容极板，第三电容极板和第二电容极板过孔连接。
[0011]根据本申请第一方面前述任一实施方式，第二导电层还包括第一信号线，第一信号线包括电压参考线和数据线中的至少一者，至少部分第一信号线位于第一有机绝缘层背
离衬底的一侧。
[0012]根据本申请第一方面前述任一实施方式，阵列基板包括第一区和环绕至少部分第一区设置的第二区，第一电容极板、第二电容极板和第三电容极板位于第一区，至少部分第一信号线位于第二区，第一有机绝缘层位于第一区和第二区。
[0013]根据本申请第一方面前述任一实施方式，还包括：第二过孔，贯穿第一无机绝缘层和本体部设置，第三电容极板通过第二过孔与第二电容极板相互连接。
[0014]根据本申请第一方面前述任一实施方式，第二过孔包括位于第一无机绝缘层的第一过孔段和位于本体部的第二过孔段，第一过孔段在衬底上的正投影位于第二过孔段在衬底上的正投影之内。
[0015]根据本申请第一方面前述任一实施方式，第一过孔段在衬底上的正投影边缘与第二过孔段在衬底上的正投影边缘的间距大于或等于0.5μm。
[0016]根据本申请第一方面前述任一实施方式，第一过孔段的孔径大于或等于2.5μm。
[0017]根据本申请第一方面前述任一实施方式，第一导电层和第二导电层之间设置有第三绝缘层，第二过孔还包括位于第二绝缘层的第三过孔段，第三过孔段在衬底上的正投影位于第一过孔段在衬底上的正投影之内。
[0018]根据本申请第一方面前述任一实施方式，还包括像素电路，像素电路包括第一晶体管和第二晶体管，第一电容极板与第一晶体管的栅极连接，第二电容极板与驱动电源线连接，第一晶体管的第二级与第二晶体管的第一级连接，第一晶体管的第一级与驱动电源线连接，第二晶体管的第二级与第一晶体管的栅极连接，第二晶体管的栅极与第二扫描线连接，第二晶体管包括双栅晶体管；和/或
[0019]像素电路包括第一晶体管和第四晶体管，第一电容极板与第一晶体管的栅极连接，第二电容极板与驱动电源线连接，第一晶体管的第二级与像素电极连接，第一晶体管的第一级与驱动电源线连接，第四晶体管的第一级与电压参考线连接，第四晶体管的第二级与第一晶体管的栅极连接，第四晶体管的栅极与第一扫描线连接，第四晶体管包括双栅晶体管。
[0020]根据本申请第一方面前述任一实施方式，像素电路还包括第三晶体管，第三晶体管的第一级与数据信号线连接，第三晶体管的第二级与第一晶体管的第一级连接，第三晶体管的栅极与第二扫描线连接。
[0021]根据本申请第一方面前述任一实施方式，，像素电路还包括第五晶体管，第五晶体管的栅极与第三扫描线或第一扫描线连接，第五晶体管的第一级与电压参考线连接，第五晶体管的第二级与像素电极连接。
[0022]根据本申请第一方面前述任一实施方式，的，像素电路还包括第六晶体管和第七晶体管，第六晶体管和第七晶体管的栅极与发光控制信号线连接，第六晶体管的第一级与驱动电源线连接，第六晶体管的第二级与第一晶体管的第一级连接，第七晶体管的第一级与第一晶体管的第二级连接，第七晶体管的第一级与像素电极连接。
[0023]本申请第二方面的实施例还提供一种显示面板，包括上述任一第一方面实施例的阵列基板。
[0024]本申请第三方面的实施例还提供一种阵列基板的制备方法，包括：
[0025]在衬底上设置第一导电材料层并对第一导电材料层进行图案化处理形成包括第
一电容极板的第一导电层；
[0026]在第一导电层背离衬底的一侧设置第一无机绝缘层；
[0027]在第一无机绝缘层背离第一导电层的一侧设置第一有机绝缘材料层，第一有机绝缘材料层包括第一过孔区，第一过孔区在衬底上的正投影与第一电容极板在衬底上的正投影至少部分交叠；
[0028]对第一有机绝缘材料层进行图案化处理形成第一有机绝缘层，第一有机绝缘层包括本体部和位于第一过孔区形成第一过孔；
[0029]在第一有机绝缘层背离衬底的一侧设置第二导电材料层并对第二导电材料层进行图案化处理形成包括第二电容极板的第二导电层，至少部分第二电容极板位于第一过孔。
[0030]根据本申请第三方面的实施方式，在对第一有机绝缘材料层进行图案化处理以在第一过孔区形成包括第一过孔的第一有机绝缘层的步骤中：
[0031]对第一有机绝缘材料层进行第一次图案化处理以在第一过孔区形成第一凹槽；
[0032]对第一有机绝缘材料层进行第二次图案化处以在第一凹槽所在位置形成第一过孔，非第一凹槽所在位置形成本体部。
[0033]根据本申请第三方面前述任一实施方式，第一有机绝缘材料层还包括第二过孔区，在对第一有机绝缘本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；第一导电层，位于所述衬底的一侧，所述第一导电层包括第一电容极板；第一无机绝缘层，位于所述第一导电层背离所述衬底的一侧；第一有机绝缘层，位于所述第一无机绝缘层背离所述第一导电层的一侧，所述第一有机绝缘层包括本体部和设置于所述本体部的第一过孔，所述第一过孔在所述衬底上的正投影与所述第一电容极板在所述衬底上的正投影至少部分交叠；第二导电层，位于所述本体部背离所述第一无机绝缘层的一侧，所述第二导电层包括第二电容极板，至少部分所述第二电容极板位于所述第一过孔内。2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔贯穿所述本体部设置，或者，所述第一过孔由所述本体部背离所述第一无机绝缘层的表面凹陷形成。3.根据权利要求1所述的阵列基板，其特征在于，还包括：第一导电部，位于所述第一无机绝缘层背离所述第一有机绝缘层的一侧，所述第二导电层还包括位于所述本体部背离所述第一无机绝缘层一侧的第二导电部，所述第二导电部在所述衬底上的正投影和所述第一过孔在所述衬底上的正投影错位，所述第一导电部和所述第二导电部过孔连接；优选的，所述第一导电部位于所述第一导电层，或者所述阵列基板还包括位于所述第一导电层背离所述第一无机绝缘层一侧的第三导电层，所述第一导电部位于所述第三导电层。4.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层还包括电压参考线和/或扇出线。5.根据权利要求1所述的阵列基板，其特征在于，还包括：第四导电层，位于所述第一导电层朝向所述衬底一侧，所述第四导电层包括第三电容极板，所述第三电容极板和所述第二电容极板过孔连接；优选的，所述第二导电层还包括第一信号线，所述第一信号线包括电压参考线和数据线中的至少一者，至少部分所述第一信号线位于所述第一有机绝缘层背离所述衬底的一侧；优选的，所述阵列基板包括第一区和环绕至少部分所述第一区设置的第二区，所述第一电容极板、所述第二电容极板和所述第三电容极板位于所述第一区，至少部分所述第一信号线位于所述第二区，所述第一有机绝缘层位于所述第一区和所述第二区。6.根据权利要求4所述的阵列基板，其特征在于，还包括：第二过孔，贯穿所述第一无机绝缘层和所述本体部设置，所述第三电容极板通过所述第二过孔与所述第二电容极板相互连接；优选的，所述第二过孔包括位于所述第一无机绝缘层的第一过孔段和位于所述本体部的第二过孔段，所述第一过孔段在所述衬底上的正投影位于所述第二过孔段在所述衬底上的正投影之内；优选的，所述第一过孔段在所述衬底上的正投影边缘与所述第二过孔段在所述衬底上的正投影边缘的间距大于或等于0.5μm；优选的，所述第一过孔段的孔径大于或等于2.5μm；优选的，所述第一导电层和所述第四导电层之间设置有第三绝缘层，所述第二过孔还
包括位于所述第三绝缘层的第三过孔段，所述第三过孔段在所述衬底上的正投影位于所述第一过孔段在所述衬底上的正投影之内。7.根据权利要求1所述的阵列基板，其特征在于，还包括像素电路，所述像素电路包括第一晶体管和第二晶体管，所述第一电容极板与所述第一晶体管的栅极连接，所述第二电容极板与驱动电源线连接，所述第一晶体管的第二级与所述第二晶体管的第一级连接，所述第一晶体管的第一级与所述驱动电源线连接，所述第二晶体管的第二级与所述第一晶体管的栅极连接，所述第二晶体管的栅极与第二扫描线连接，所述第二晶体管包括双栅晶体管；和/或所述像素电路包括...

【专利技术属性】
技术研发人员：许传志，金玉，胡思明，谢正芳，高孝裕，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：