半导体器件制造技术

本公开涉及一种半导体器件。抑制了半导体器件的ESD施加期间的内部元件的击穿。当静电被施加到I/O信号焊盘时，由静电保护机构形成放电路径。栅极开关电路被布置为对应于要被保护的晶体管，所述晶体管具有被电连接至所述I/O信号焊盘的漏极。当所述放电路径在向所述I/O信号焊盘的所述静电施加时形成时，所述栅极开关电路将要被保护的所述晶体管的栅极电连接至第一节点，所述第一节点具有比I/O GND线的电位高的电位。电位高的电位。电位高的电位。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]于2021年10月29日提交的包括说明书、附图和摘要的日本专利申请号2021
‑
177319的该公开内容通过引用全部并入本文。

技术介绍

[0003]本公开涉及一种半导体器件。本公开更具体地涉及一种被提供有防ESD(静电放电)保护功能的半导体器件。
[0004]下面列举了所公开的技术。
[0005][专利文献1]日本特开第2009
‑
99641号公报
[0006]常规来说，在半导体器件中，提供了一种静电保护电路，用于保护内部电路免受从外部静电放电到输入和输出端子。例如，日本特开第2009
‑
99641号公报(专利文献1)公开了一种电路配置，其中包括MOS(金属氧化物半导体)晶体管的静电保护电路被连接在输入/输出线与电源线和接地线之间，该输入/输出线被连接至输入/输出端子。

技术实现思路

[0007]作为半导体器件的操作确认测试的一部分，执行静电击穿测试(在下文中称为“ESD测试”)，以确认以上ESD保护功能正常操作。在ESD测试中，当模拟ESD的电应力被施加到外部端子(诸如电源端子、GND端子和信号输入/输出(I/O)端子)时，半导体器件的击穿电阻被评估。
[0008]另一方面，近年来，由于半导体器件的制造过程的小型化取得进展，晶体管的击穿电压的降低以及布线寄生电阻的增大也取得进展。在ESD测试期间，或在半导体的组装过程或电子设备的安装过程中的静电放电暴露期间(在下文中称为“ESD施加”)，从外部端子流向半导体内部的电流(在下文中称为“ESD电流”)(在下文中称为“ESD施加”)由静电保护电路的操作引导至在施加ESD时具有参考电位的其他外部端子。此时，当ESD电流路径的寄生布线电阻增大时，在ESD电流流动时生成的压降量增加。因此，在施加ESD时，相对于被连接至ESD电流路径的内部元件(晶体管)，存在超过击穿电压的电位差被施加的问题。
[0009]本公开解决了上述问题，并且提供了一种能够在ESD施加期间抑制内部元件击穿的半导体器件。
[0010]其他问题和新颖特征将通过本文的描述以及附图而变得显而易见。
[0011]根据实施例，半导体器件包括信号焊盘、GND焊盘、多个驱动晶体管和静电保护机构。多个驱动晶体管经由信号节点被电连接在电源线与GND线之间，该信号节点被电连接至信号焊盘。多个驱动晶体管包括要被保护的晶体管，该晶体管具有被电连接至信号焊盘的漏极。当电信号(例如静电)被施加到信号焊盘而GND焊盘具有参考电位时，静电保护机构形成从信号焊盘到GND焊盘的放电路径。静电保护机构包括栅极开关电路。在施加电信号时，栅极开关电路控制要被保护的晶体管的栅极的电连接目的地。在施加电信号(静电)时，栅极开关电路将栅极电连接至第一节点，其电位变得高于在形成放电路径时的GND线。
[0012]根据实施例，可以在施加ESD时抑制内部元件的击穿。
附图说明
[0013]图1是用于解释根据本实施例的半导体器件的总体配置的示意图。
[0014]图2是用于解释根据比较示例的在静电保护机构中施加ESD时的问题的电路图。
[0015]图3是用于解释半导体器件的输出电路的多级竖直堆叠配置的电路图。
[0016]图4是图示了当将根据比较例的静电保护机构应用到图3所示的输出电路时在施加ESD时的问题的电路图。
[0017]图5是图示了根据第一实施例的半导体器件的静电保护机构的电路图。
[0018]图6是用于比较在施加图5所图示的半导体器件的ESD时每个位置的电位的图表。
[0019]图7是根据第一实施例的半导体器件的静电保护机构的操作特性图。
[0020]图8是图示了根据第二实施例的半导体器件的静电保护机构的电路图。
[0021]图9是图示了根据第三实施例的半导体器件的I/O电路的布局示例的概念图。
[0022]图10是图示了根据第三实施例的半导体器件中的静电保护机构的布置布局的示例的电路图。
[0023]图11是图示了根据第四实施例的半导体器件的静电保护机构的电路图。
[0024]图12是图示了根据第五实施例的半导体器件的静电保护机构的电路图。
[0025]图13是用于比较在施加图12所图示的半导体器件的ESD时每个位置的电位的图。
[0026]图14是根据第五实施例的半导体器件的静电保护机构的操作特性图。
[0027]图15是图示了根据第六实施例的半导体器件的静电保护机构的电路图。
[0028]图16是用于比较在施加图15所图示的半导体器件的ESD时每个位置的电位的图。
[0029]图17是根据第六实施例的半导体器件的静电保护机构的操作特性图。
[0030]图18是图示了根据本实施例的半导体器件的静电保护机构的综合概念的电路图。
[0031]图19是图示了根据本实施例的修改的半导体器件的静电保护机构的综合概念的电路图。
具体实施方式
[0032]在下文中，本公开的实施例将参照附图详细描述。在说明书和附图中，相同或对应的组件由相同的附图标记表示，并且其重复描述不会被重复。在附图中，为了便于描述，配置可以被省略或简化。
[0033][第一实施例][0034]如图1所图示的，根据本实施例的半导体器件10包括核心区域20和被布置在外围区域中的I/O区域30。在核心区域20中，例如被配置为ASIC(具有预定功能的专用集成电路)的核心逻辑、模拟电路等被布置。在图1中，I/O区域30被布置在整个外围之上，并且尽管核心区域20被布置在I/O区域30的内周侧，但也可以将外围区域的一部分包括在核心区域20中。
[0035]I/O区域30包括用作信号的输入/输出接口的I/O单元100、用于I/O电源的电源单元200、用于I/OGND的电源单元200G、用于核心电源的电源单元206和用于核心GND的电源单元206G。I/O单元100与焊盘SP电连接，用于信号输入和输出。电源单元200被电连接至I/O电
源的焊盘VP，并且电源单元200G被电连接至I/OGND的焊盘VG。另外，电源单元206被电连接至用于核心电源的焊盘VPC，并且电源单元208G被电连接至用于核心GND的焊盘VGC。
[0036]输入到焊盘VP的I/O电源电压经由电源单元200被发送给电源线PL。输入到焊盘VP的用于I/O的接地电压(GND)经由电源单元200G被发送给GND线GL。输入到焊盘VPC的核心电源电压经由电源单元206被发送给电源线PLC。输入到焊盘VGC的用于核心的接地电压(GND)经由电源单元206G被发送给GND线GLC。
[0037]电源线PLC、PL和GND线GLC、GL被布置在外围区域中，并且向半导体器件10内部的相应电路供应电源电压和接地电压(GND)。用于核心的电源电压和GND被供应给核心区域20。另一方面，用于I/O的电源电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：信号焊盘；接地GND焊盘；多个驱动晶体管，经由信号节点被电连接在电源线与接地GND线之间，所述信号节点被电连接至所述信号焊盘；以及静电保护机构，用于在电信号被施加到所述信号焊盘时形成从所述信号焊盘到所述GND焊盘的放电路径，其中所述多个驱动晶体管包括要被保护的晶体管，要被保护的所述晶体管包括被电连接至所述信号焊盘的漏极，其中所述静电保护机构包括栅极开关电路，用于在施加所述电信号时控制要被保护的所述晶体管的栅极的电连接目的地，并且其中在施加所述电信号时，所述栅极开关电路将所述栅极电连接至第一节点，所述第一节点的电位高于在形成所述放电路径时所述GND线的电位。2.根据权利要求1所述的半导体器件，其中第一电源电压被供应给所述电源线，所述第一电源电压高于所述驱动晶体管中的每个驱动晶体管的操作电压，其中所述半导体器件还包括分压电路，所述分压电路对所述第一电源电压进行电阻分压，并且将相当于所述操作电压的第二电源电压输出到所述参考电压线，并且其中所述第一节点包括所述参考电压线。3.根据权利要求1所述的半导体器件，其中所述电源线被供应有相当于所述驱动晶体管中的每个驱动晶体管的所述操作电压的电源电压，并且其中所述第一节点包括所述电源线。4.根据权利要求1所述的半导体器件，其中所述第一节点包括：所述信号节点，或者经由电阻元件或导通状态下的二极管被电连接至所述信号节点的节点。5.根据权利要求1所述的半导体器件，其中所述静电保护机构包括开关控制机构，用于响应于所述放电路径的形成将预定电压输出到所述栅极开关电路，并且其中所述栅极开关电路被操作为在所述预定电压被输入时将要被保护的所述晶体管的所述栅极电连接至所述第一节点。6.根据权利要求5所述的半导体器件，其中所述开关控制机构包括：电流感测二极管，被布置为当电流在所述放电路径中生成时导通；以及控制晶体管，被布置为通过响应于所述电流感测二极管的导通而被接通，以将所述预定电压发送给所述栅极开关电路。7.根据权利要求6所述的半导体器件，其中所述预定电压是接地电压。8.根据权利要求6所述的半导体器件，
其中所述预定电压是等于或高于所述驱动晶体管中的每个驱动晶体管的操作电压的电源电压。9.根据权利要求1所述的半导体器件，其中所述多个驱动晶体管包括：多个第一晶体管和多个第二晶体管，所述多个第一...

【专利技术属性】
技术研发人员：成田幸辉，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：