串行总线装置以及其时钟差补偿方法制造方法及图纸

本发明专利技术披露了串行总线装置以及其时钟差补偿方法。所述串行总线装置，用以提供一分组至一链接伙伴。所述串行总线装置包括一处理单元以及一时钟差补偿单元耦接于所述处理单元。所述处理单元产生所述分组。所述时钟差补偿单元根据所述分组的类型，判断是否在传送所述分组至所述链接伙伴之前，先传送至少一跨越有序组至所述链接伙伴，以对所述链接伙伴提供时钟差补偿，其中所述跨越有序组包括两跨越码元。

【技术实现步骤摘要】

本专利技术涉及一种串行总线装置，特别是涉及一种可补偿时钟差的串行总线装置。
技术介绍
通用串行总线(Universal Serial Bus, USB)为连接外部设备的一种串行总线标 准，其可支持热插拔(Hot plug)和即插即用(Plug and Play)等功能。 现今，USB 2. 0规格可提供低速、全速以及高速传输，其可分别支持最大1. 5Mbps、 12Mbps及480Mbps的数据量。然而，随着复杂功能的增加，电子产品需要更高速的USB传输 速率，以便能更快速地从外部设备存取数据并执行相关的操作程序。 因此，USB实施论坛(USB Implementers Forum)制订了 USB 3. 0的规格，其可同 时提供超高速(SuperSpeed)以及非超高速(即USB 2.0)的信息交换，其中超高速传输可 支持最大5G bps的数据量。
技术实现思路
本专利技术提供一种串行总线装置，用以提供一分组至一链接伙伴。所述串行总线装 置包括一处理单元，用以提供所述分组；以及，一时钟差补偿单元，耦接于所述处理单元， 用以根据所述分组的类型，判断是否在传送所述分组至所述链接伙伴之前，先传送至少一 跨越有序组至所述链接伙伴，以对所述链接伙伴提供时钟差补偿，其中所述跨越有序组包 括两跨越码元(symbol)。 再者，本专利技术提供一种时钟差补偿方法，适用于一串行总线装置。首先，判断欲传 送至一链接伙伴的一分组是否为一数据分组。当所述分组为一数据分组且所述分组的一 数据长度大于或等于一特定值时，在传送所述分组至所述链接伙伴之前，先传送至少一跨 越有序组至所述链接伙伴，以对所述串行总线装置以及所述链接伙伴之间的时钟差进行补 偿，其中所述跨越有序组包括两跨越码元。附图说明 图1示出了两通用串行总线装置之间超高速数据传递的示意图； 图2示出了符合USB 3. 0规格的数据分组格式； 图3示出了符合USB 3. 0规格的类型字段表； 图4示出了根据本专利技术一实施例所述的通用串行总线装置； 图5示出了根据本专利技术一实施例所述的数据分组的数据长度以及由跨越码产生 器所插入的跨越有序组的数量的关系；以及 图6示出了根据本专利技术一实施例所述的一种时钟差补偿方法，适用于可提供超高速分组传输的通用串行总线装置。 附图符号说明 10 、20 、40 链接伙伴； 11、21 处理单元； 12 扰乱器； 13 编码器； 14、24 电子实体单元； 15、25 线性回授移位寄存器； 210 类型字段； 22 解扰乱器； 220 数据长度字段； 23 译码器； 26、41 时钟差补偿单元； 30 缆线； 42 仲裁器 44 跨越码产生器 46 缓冲器； Sc。mp、 Sc,、 SDEC、 SENC、 SIN、 SSCK、 TXData、 RXData 分组；以及 SKPSet 跨越码组、跨越有序组。具体实施例方式为使本专利技术的所述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。实施例 图1示出了两通用串行总线装置10、20之间超高速(SuperSpeed)数据传递的示 意图。在图l中，通用串行总线(USB)装置IO经由缆线30传送数据给通用串行总线20，其 中通用串行总线装置10与通用串行总线装置20为链接伙伴(link partner)。链接伙伴10 包括处理单元11、扰乱器12、编码器13以及电子实体单元14，其中扰乱器12包括线性回授 移位寄存器(linear feedback shifter register) 15。首先，处理单元11提供要被传送的 原始数据TXData至扰乱器12，其中数据TXData具有8位长度。接着，扰乱器12会根据线 性回授移位寄存器15所提供的种子(seed)对数据TXData进行扰乱以产生扰乱数据SSCK。 接着，编码器13会将扰乱数据S^编码成数据S皿并传送至电子实体单元14。编码器13使 用8位/10位(8b/10b)编码技术对数据S^进行编码，因此数据S皿为具有IO位长度的码 元(symbol)。接着，电子实体单元14将数据SENC由并行转换为串行(parallelto serial)， 并经由缆线30传送至链接伙伴20。电子实体单元14为一种输入输出接口 (Input/Output Interface)单元，用以接收以及传送符合USB规格的差动对信号。 参考图l，链接伙伴20包括处理单元21、解扰乱器22、译码器23、时钟差补偿单元 26以及电子实体单元24，其中解扰乱器22包括线性回授移位寄存器25。当链接伙伴20接 收到来自链接伙伴10的串行位数据(或位数据流)时，电子实体单元24会将连续接收的 位数据由串行转换为并行，以形成具有多个数据SIN的码元串，其中每一数据SIN为具有10 位长度的码元。接着，时钟差补偿单元26会根据链接伙伴20的第一工作时钟与链接伙伴 10的第二工作时钟之间的时钟差来决定是否需执行一补偿程序，使得链接伙伴10的数据传送速度以及链接伙伴20的数据接收速度能同步。当两工作时钟之间的时钟差很小时，时 钟差补偿单元26会直接将数据SIN提供给译码器23而不执行补偿程序，即数据SOTP会相 同于数据SIN。因此，当数据传递过程中无失真发生时，链接伙伴20所接收到的数据Sc。mp会 相同于链接伙伴10内的数据SENC。接着，译码器23会使用8位/10位译码技术将数据SOTP 译码为数据SDK。同样地，当数据传递正确时，链接伙伴20所接收到的数据S皿会相同于链 接伙伴10内的数据Ssra。接着，解搅乱器22会根据线性回授移位寄存器25所提供的种子 对数据SDEC进行解扰乱以产生数据RXData至处理单元21，以供处理单元21进行后续的应 用。 在通用串行总线3. 0装置中，超高速数据传递通常包括四种分组类型链接管理 分组(Link Management Packet, LMP)、异动分组(Tra固ctionPacket， TP)、数据分组(Data Packet, DP)以及等时时间戳记分组(IsochronousTimestamp Packet, ITP)。异动分组不 包括数据负载(payload)。数据分组包括数据分组标头(Data Packet Header, DPH)以及 数据分组负载(DataPacket Pay load, DPP)，如图2所显示，图2示出了符合USB 3. 0规格 的数据分组格式。在USB 3.0规格中，每个超高速分组的标头启始于具有5位长度的类型 字段(type field)，例如图2中的类型字段210，其中类型字段可用来识别该超高速分组的 格式，以便决定该超高速分组如何被使用或是发送。图3示出了符合USB 3. 0规格的类型 字段表，其表示不同分组类型所对应的内容值，其中类型字段表中的内容值是以2进位方 式表示。在图3中，链接管理分组所对应的内容值为"00000"。异动分组所对应的内容值 为"00100"。数据分组标头所对应的内容值为"01000"。等时时间戳记分组所对应的内容 值为"01100"。 再参考图l，在USB3. 0规格中，传送端的链接伙伴10平均每354个码元需传送一 跨越有序组(SKP O本文档来自技高网...

【技术保护点】
一种串行总线装置，用以提供一分组至一链接伙伴，包括：一处理单元，用以提供所述分组；以及一时钟差补偿单元，耦接于所述处理单元，用以根据所述分组的类型，判断是否在传送所述分组至所述链接伙伴之前，先传送至少一跨越有序组至所述链接伙伴，以对所述链接伙伴提供时钟差补偿。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈世豪，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]