本发明专利技术提供了一种可变电阻存储装置，其包括：第一公共线；第二公共线；多个存储单元，每个均通过将电阻根据所施加的电压而改变的存储元件以及存取晶体管串联连接在第二公共线和第一公共线之间而形成；公共线传输晶体管，连接在第一公共线和预定电压的供给节点之间；以及驱动电路，控制第二公共线的电压、预定电压、以及公共线传输晶体管的控制节点的电压并且驱动存储单元。通过本发明专利技术，可以提供一种能够在抑制驱动电路的尺寸的同时执行使高速操作成为可能的操作的可变电阻存储装置。
【技术实现步骤摘要】
本专利技术涉及一种可变电阻存储装置，其中各个存储单元通过将电阻根据所施加的电压而改变的存储元件以及存取晶体管串联而形成。
技术介绍
已知一种对于各个存储单元都具有存储元件的可变电阻存储装置，其中，所述存储元件的电阻根据导电离子向绝缘层的注入或者导电离子从绝缘层的去除而变化(例如，参见K. Aratani等人的"ANovel Resistance Memory with High Scalability andNanosecondSwitching"， Technical Digest IEDM 2007，卯.783 786 (非专利文献1))。 该存储元件具有导电离子的供给层和绝缘膜形成在两个电极之间的层叠结构。 通过在第一和第二有源矩阵可驱动公共线之间串联存储元件和存取晶体管来形成存储单元。因为存储单元具有一个晶体管(T)和一个(可变)电阻器(R)，所以将这种存储单元称为ITIR型存储单元。 将具有该1T1R型存储单元的存储装置称为ReRAM。 ReRAM能够利用具有纳秒级的短持续时间的脉冲来执行写入和擦除操作，其中，电阻的大小与数据的写入和擦除相关联。因此，ReRAM作为能够以与随机存取存储器(RAM) —样高的速度执行操作的非易失性存储器(NVM)而引起了关注。然而，为了用ReRAM代替现有FG (浮栅)NAND NVM(闪存)，存在应该克服的几个障碍。障碍之一为存储单元的写入和擦除特性与重写次数具有相关性。 因此，应用于存储单元的最佳操作条件根据重写次数而改变。换句话说，如果诸如重写频率的使用条件不同，则用于存储单元的必要并且足够的重写电流和电压应力(voltage stress)也不同。因为重写电流和电压应力增加了泄漏并且改变(减少)了可重写次数，所以不希望过大的重写电流和电压应力。 换句话说，这种类型的非易失性存储装置在时刻供给必要的并且足够的重写电流和电压应力的条件下，既可以保证重写次数的上限，又可以维持数据存储特征。 已知一种驱动方法，其中，为了执行必要并且足够的驱动，在一次重写期间施加给存储单元的初始电流或者初始电压设置为相当低，在脉冲施加之后执行验证读出操作(下文中，称作验证操作)。在该驱动方法中，通常，根据验证读出的结果(验证结果)来确定接下来应该施加的电流值或者电压值。 然而，在该驱动方法中，每当执行写入或者擦除时，需要执行验证操作。这阻碍了高速操作。 已经提出了用于在包括验证操作的驱动方法中改善高速性能的各种装置(JP-A-2008-10035、 JP-A-2000_76878、以及JP-A-2002-319289 (专利文献1 3)和K. Aratani等人的"A NovelResistance Memory with High Scalability and NanosecondSwitching", Technical Digest IEDM 2007， pp. 783 786以及K. Tsunoda等人的"LowPower and High Speed Switching of Ti_doped NiO ReRAMunder the Unipolar VoltageSource of less than 3V"，2007 IEEE， pp. 267 270 (非专利文献1和2))。 专利文献1和非专利文献2记载或者表示通过控制存取晶体管的栅极电压和存取晶体管的漏极电压来控制施加给1T1R型存储单元的电压(或者电流)。在专利文献l和非专利文献2中，即使存储单元与重写次数具有相关性，栅极电压和漏极电压的控制也能够在保证写入和擦除特性的同时使高速操作成为可能。 在M0N0S闪存中，还已知一种用于控制晶体管的栅极电压和漏极电压的技术(例如，参见专利文献2和3)。 在相变存储器中，还已知一种用于控制漏极电压(位线电压)的技术(例如，参见JP-A-155700(专利文献4))。在该技术中，公开了用于设置多个位线驱动器并且切换这些位线驱动器的构造。
技术实现思路
然而，专利文献1和非专利文献2没有描述具体操作、具体方法以及具体的控制电路。 例如，如在专利文献2中对于NAND闪存的应用中所描述的那样，当在专利文献1和非专利文献2中控制存取晶体管的栅极电压时，可将字线驱动器连接至每条字线。 然而，如果将一个字线驱动器连接至对于每个单元行公共连接存取晶体管的一条字线，则使整个控制电路的构造变复杂。为了驱动具有较大负荷的字线，有必要增大驱动能力。控制电路的电路尺寸较大。即使将驱动能力增大至某种程度，用于判定具有较大负荷的字线的电位改变的待命时间也需要被估计大至某种程度。这阻碍了高速操作。 当在专利文献1和非专利文献2中控制存取晶体管的漏极电压(位线电压)时，可以采用用于使用两条位线切换多个位线驱动器(称为写入放大电路)的构造。例如，在专利文献4中在对相变存储器的应用中记载了该构造。 然而，如果切换多个位线驱动器以设置用于一条位线的不同电压，则因为晶体管的特性波动等，所以在设置的电压中出现误差。 具体地，在ReRAM中，由于电阻根据所施加的电压逐渐改变，所以相对于位线的设置电压的波动所获得的电阻大小灵敏地波动。因此，在ReRAM中采用切换多个位线驱动器以设置不同电压的这种方法不是非常优选的。 在该方法中，因为驱动器本身进行切换，所以位线电压的稳定花费时间。预期该方法对于速度提高也是不利的。 而且，当同时控制多条位线从而以字为单位或者以页为单位读出存储数据的时候，在专利文献4中所记载的控制电路的电路尺寸增大。 因此，期望提供一种能够在抑制驱动电路的尺寸的同时执行使高速操作成为可能的操作的可变电阻存储装置。根据本专利技术实施方式的一种可变电阻存储装置，包括第一公共线；第二公共线；以及多个存储单元，每一个均通过将电阻根据所施加的电压而改变的存储元件以及存取晶体管串联连接在第一公共线和第二公共线之间而形成。此外，该可变电阻存储装置包括公共线传输晶体管，连接在第一公共线和预定电压的供给节点之间；以及驱动电路，控制第二公共线的电压、预定电压、以及公共线传输晶体管的控制节点的电压并且驱动存储单元。 通过以上所说明的构造，存储单元的电阻根据施加给第一公共线和第二公共线的电压的方向而改变。通过驱动电路来执行该电压控制。将公共线传输晶体管连接在第一公共线和预定电压的供给节点之间。通过驱动电路来控制公共线传输晶体管的控制节点的电压。 在该配置中，即使当第一公共线的负荷较大的时候，公共线传输晶体管经由与第一公共线不同的公共线传输晶体管的控制线来驱动第一公共线的电压或者电流。通过经由公共线传输晶体管的控制线的驱动来充分地执行施加给存储单元的电压和电流驱动。 根据本专利技术的实施方式，可以提供一种能够在抑制驱动电路的尺寸的同时执行使高速操作成为可能的操作的可变电阻存储装置。附图说明 图1A和图1B是对于第一实施方式 第五实施方式和修改例公用的存储单元的等效电路图； 图2是相邻两个存储单元部的装置截面结构示图； 图3A和图3B是可变单元电阻器(存储元件)的截面和操作的示图； 图4是单元电阻器与写入电流的相关性的曲线图； 图5是在根据本专利技术的第一实施方式的驱动电路的设置期间的存储单元连接的示图； 图6是在根据第一实施方式本文档来自技高网...
【技术保护点】
一种可变电阻存储装置，包括：第一公共线；第二公共线；多个存储单元，每一个均通过将电阻根据所施加的电压而改变的存储元件以及存取晶体管串联连接在所述第二公共线和所述第一公共线之间而形成；公共线传输晶体管，连接在所述第一公共线和预定电压的供给节点之间；以及驱动电路，控制所述第二公共线的电压、所述预定电压、以及所述公共线传输晶体管的控制节点的电压，并且驱动所述存储单元。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：北川真，椎本恒则，大塚渉，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。