ADC控制器的FPGA原型验证装置和方法制造方法及图纸

本发明专利技术提供一种ADC控制器的FPGA原型验证方法和装置。所述装置包括：一个或多个构造模型；与所述构造模型连接的待验证的ADC控制器，其中所述ADC控制器发送控制信号给对应的构造模型，对应的构造模型工作并给出转换结果和应答信号，转换结果的数据内容为ADC序号+扫描通道号+转换次数，所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。这样，根据所述转换结果就可以直观、高效的了解验证结果。高效的了解验证结果。高效的了解验证结果。

【技术实现步骤摘要】
ADC控制器的FPGA原型验证装置和方法


[0001]本专利技术涉及FPGA(Field Programmable Gate Array)原型验证
，尤其涉及一种ADC(Analog
‑
to
‑
digital converter)控制器的FPGA原型验证装置和方法。

技术介绍

[0002]ADC模拟IP是芯片设计中通常应用的重要IP。如图1所示的，其示出了一种ADC的实现架构，所述ADC可以采集任意输入端VINx的模拟信号，并将其转换成数字转换结果输出。所述ADC由数字部分(ADC控制器)与模拟部分组成。一次常规ADC转换工作中，模拟部分需要ADC控制器给出开始信号、时钟、使能信号(ADCx选择信号)、扫描通道选择信号，转换完成后将转换结果传输回所述ADC控制器。
[0003]对于存在模拟功能的模块，行业中普遍采用的方式也是搭建数字模型去等效模拟部分原本应有的功能，在ADC控制器设计中，通常是构建一个会在收到开始信号后给出转换结果与应答信号的数字模型，转换结果一般为随机数或固定值。在ADC验证中，构造的转换结果用于ADC控制器的正常工作，不需要验证数据的真实性，按照这种方法构建出的模型也可以满足ADC控制器的工作信号要求。
[0004]然而这样做存在的问题是：通过这种方式构建的数字模型输出信号只与开始信号有关，与其他控制信号无关，无法表明该数字模型接收到了正确的控制信号，而且ADC存在循环扫描与突发扫描模式等复杂工作模式，会使用不同ADC对不同通道进行循环、突发采样，验证过程中每次转换过程都需要检查是否按期望执行。负责人需要多次在对应时间点检查ADC控制器发送控制信号的正确性，通常为对每个控制信号对应的寄存器进行检查，过程繁琐，且很没有直观性。
[0005]此外，如果转换结果仅与ADC控制器给出的扫描通道号有关，连续的相同的转换结果会导致负责人无法直接通过波形得到任何的有效信息，这样仅能通过读取控制器的相关寄存器进行判断，这样的读取过程需要多个步骤，在ADC控制器给出开始信号后检查是否也给出了正确的控制信号，在收到应答信号时也需要检查ADC控制器的相关信号，但是这些信号都是极短的信号，直接读取寄存器的方式无法完成，显然增加了验证内容的复杂性。且没有进行监测的时间点出现的问题将被直接忽略，难以通过波形检查。这样显然是极其费时费力且危险的。
[0006]因此，亟需提出一种新的技术方案来解决上述问题。

技术实现思路

[0007]本专利技术的目的之一在于提供一种ADC控制器的FPGA原型验证装置和方法，其通过转换结果就可以提供直观、完整的、高效的验证结果。
[0008]根据本专利技术的一个方面，本专利技术提供一种ADC控制器的FPGA原型验证装置，其包括：一个或多个构造模型；与所述构造模型连接的待验证的ADC控制器，其中所述ADC控制器发送控制信号给对应的构造模型，对应的构造模型工作并给出转换结果和应答信号，转换
结果的数据内容依次为ADC序号、扫描通道号和转换次数，所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。
[0009]根据本专利技术的另一个方面，本专利技术提供一种ADC控制器的FPGA原型验证方法，其包括：ADC控制器发送控制信号给对应的构造模型；对应的构造模型工作并给出转换结果和应答信号，转换结果的数据内容依次为ADC序号、扫描通道号和转换次数；所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。
[0010]与现有技术相比，本专利技术的构造模型输出的转换结果的数据内容依次为ADC序号、扫描通道号和转换次数，这样根据转换结果就可以直观的、高效的了解验证结果，方便使用，减少工作量。
【附图说明】
[0011]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0012]图1示出了现有的一种ADC的实现架构；
[0013]图2为本专利技术中的ADC控制器的FPGA原型验证装置在一个实施例中的结构示意图；
[0014]图3为本专利技术中的ADC控制器的FPGA原型验证装置在另一个实施例中的结构示意图；
[0015]图4为本专利技术中的ADC控制器的FPGA原型验证方法在一个实施例中的结构示意图。
【具体实施方式】
[0016]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0017]此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0018]在本专利技术中，除非另有明确的规定和限定，术语“相连”、“连接”、“耦接”等术语应做广义理解；例如，可以是直接连接，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0019]图2为本专利技术中的ADC控制器的FPGA原型验证装置200在一个实施例中的结构示意图。如图2所示的，所述FPGA原型验证装置200包括一个构造模型210和与所述构造模型连接的待验证的ADC控制器220。
[0020]图3为本专利技术中的ADC控制器的FPGA原型验证装置在另一个实施例中的结构示意图。图3中的FPGA原型验证装置与图2中的FPGA原型验证装置的不同之处在于，图3中的所述构造模型210为多个，分别为构造模型1、2和3。对于有的ADC控制器，可以连接到多个模拟部分，因此需要在FPGA原型验证装置形成如图3所示的多个构造模型。
[0021]如图2所述的，所述ADC控制器发送控制信号给对应的构造模型，对应的构造模型
工作并给出转换结果和应答信号，转换结果的数据内容依次为ADC序号、扫描通道号和转换次数，所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。所述ADC控制器发送控制信号包括使能信号、扫描通道选择信号和开始信号，
[0022]每个构造模型对应一个ADC序号，即每个构造模型输出的转换结果的数据内容包括其对应的ADC序号，每个构造模型对应的ADC序号是由每个构造模型内部生成的。具体的，所述构造模型根据所述扫描通道选择信号确定其所述转换结果的数据内容中的扫描通道号。
[0023]所述转换结果的数据内容中的扫描通道号是由所述ADC控制器的控制信号确定的。在每个构造模型进行一次转换工作后，每个构造模型的转换次数自增，各个构造模型的转换次数相互独立。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ADC控制器的FPGA原型验证装置，其特征在于，其包括：一个或多个构造模型；与所述构造模型连接的待验证的ADC控制器，其中所述ADC控制器发送控制信号给对应的构造模型，对应的构造模型工作并给出转换结果和应答信号，转换结果的数据内容依次为ADC序号、扫描通道号和转换次数，所述ADC控制器在收到应答信号后采集所述转换结果，并将转换结果更新至ADC控制器的寄存器中。2.根据权利要求1所述的FPGA原型验证装置，其特征在于，每个构造模型对应一个ADC序号，即每个构造模型输出的转换结果的数据内容包括其对应的ADC序号，每个构造模型对应的ADC序号是由每个构造模型内部生成的。3.根据权利要求1所述的FPGA原型验证装置，其特征在于，所述转换结果的数据内容中的扫描通道号是由所述ADC控制器的控制信号确定的。4.根据权利要求1所述的FPGA原型验证装置，其特征在于，在每个构造模型进行一次转换工作后，每个构造模型的转换次数自增，各个构造模型的转换次数相互独立。5.根据权利要求1所述的FPGA原型验证装置，其特征在于，所述ADC控制器发送控制信号包括使能信号、扫描通道选择信号和开始信号，所述构造模型根据所述扫描通道选择信号确定其所述转换结果的数据内容中的扫描通道号。6.根据权利要求1所述的FPGA原型验证装置，其特征在于，通过所...

【专利技术属性】
技术研发人员：李新兵，丁冰，
申请(专利权)人：上海芯联芯智能科技有限公司，
类型：发明
国别省市：