一种抗核辐射逻辑运算结构制造技术

本发明专利技术公开了一种抗核辐射逻辑运算结构，包括第一阈值增强型反相器、第二阈值增强型反相器及逻辑结构本体，所述第一阈值增强型反相器用来完成对输入数据的取反；所述第二阈值增强型反相器用来完成对输入数据的取反；所述逻辑结构本体为异或门本体、或为同或门本体。本发明专利技术具有结构简单、制作简便、具有较强的抗核辐射能力等优点。辐射能力等优点。辐射能力等优点。

【技术实现步骤摘要】
一种抗核辐射逻辑运算结构


[0001]本专利技术主要涉及到逻辑运算结构
，特指一种抗核辐射逻辑运算结构。

技术介绍

[0002]随着核技术的不断成熟与发展，越来越多涉及到核技术的技术或设备在很多行业和领域都在不断拓宽应用，例如核电站等，它们为国民经济创造巨大的价值。但是，对于涉及到核技术的技术或设备在应用时的安全性问题，仍然是所有人都在奋力研发解决的方向，尤其是对于核事故后的涉核技术救援关键技术装备研究开发。
[0003]如何在发生核电站事故、核工程灾难等离子射线强烈的环境中，空中有人飞机、无人机还能飞，地面车辆、地面无人移动设备还可正常行驶，这就成为涉核技术救援关键技术装备中的核心问题。目前，还暂时未有具有抗核芯片加固的无人车、无人机等技术。从技术上而言,涉核技术救援关键技术装备中可以分为两个关键层次:一是电子信息系统的抗核辐照芯片技术与抗核辐照加固技术；二是具备抗核技术的智能化的无人装备如无人车\机器人\无人机\无人艇等。
[0004]目前，传统技术中只在航天卫星领域采用了抗辐照芯片加固技术，因为外层空间的单粒子效应的影响，长期的照射会使电子系统的基本单元门电路损坏、栓锁不翻转，从而导致整个电子系统的失效。但是其他领域，如涉核技术救援关键技术装备等领域，抗核芯片的应用还是空白。
[0005]以众多电子设备中的基础性核心器件为例，例如各类逻辑运算结构，异或门结构、同或门结构。一般商用未加固的芯片在107‑
108rad(Si)/s的γ射线剂量率下就会发生闩锁，其抗γ总剂量辐射能力在102Gy(Si)数量级，而核爆炸环境以及其它核放射，其X射线和γ射线，脉冲辐射宽度大约在10ns
‑‑
1μs，具有很高的强度，剂量率达到10
10
Gy(Si)/s(1300码＝1185m)。那么，如何对异或门同或门电路抗核辐射能力进行加固设计就成为亟待解决的关键性技术。

技术实现思路

[0006]本专利技术要解决的技术问题就在于：针对现有技术存在的技术问题，本专利技术提供一种结构简单、制作简便、具有较强的抗核辐射能力的抗核辐射逻辑运算结构。
[0007]为解决上述技术问题，本专利技术采用以下技术方案：
[0008]一种抗核辐射逻辑运算结构，包括第一阈值增强型反相器、第二阈值增强型反相器及逻辑结构本体，所述第一阈值增强型反相器用来完成对输入数据的取反；所述第二阈值增强型反相器用来完成对输入数据的取反；所述逻辑结构本体为异或门本体、或为同或门本体。
[0009]作为本专利技术的进一步改进：所述异或门本体用来完成对输入数据a、a#，输入数据b、b#的逻辑运算，实现异或功能，所述输出a#为a的取反信号，所述输出b#为b的取反信号；所述第一阈值增强型反相器用来对输入数据a的取反；所述第二阈值增强型反相器用来对
输入数据b的取反。
[0010]作为本专利技术的进一步改进：所述第一阈值增强型反相器的输入端连接数据输入a，输出a#；所述第二阈值增强型反相器的输入端连接数据输入b，输出b#。
[0011]作为本专利技术的进一步改进：所述异或门本体的第一pmos传输门由四个pmos管构成，分别是p1、p2、p3、p4；所述p1的源极接Vdd，所述p1的漏级与p2的源极相连，组成串联的传输门结构；所述p2的漏级与p3的源极相连，作为异或门的输出z1；所述p3的漏级与p4的源极相连，组成串联的传输门结构；所述p4的漏级连接到Vdd。
[0012]作为本专利技术的进一步改进：所述p1的栅极连接第一阈值增强型反相器的输出a#，所述p2的栅极连接输入数据b，所述p3的栅极连接输入数据a，所述p4的栅极连接第二阈值增强型反相器的输出b#。
[0013]作为本专利技术的进一步改进：所述同或门本体用来完成对输入数据c、c#，输入数据d、d#的逻辑运算，实现同或功能，所述c#为c的取反信号，所述d#为d的取反信号；所述第一阈值增强型反相器用来对输入数据c的取反；所述第二阈值增强型反相器用来对输入数据d的取反。
[0014]作为本专利技术的进一步改进：所述第一阈值增强型反相器的输入端连接数据输入c，输出c#；所述第二阈值增强型反相器的输入端连接数据输入d，输出d#。
[0015]作为本专利技术的进一步改进：所述同或门本体的第二pmos传输门由四个pmos管构成，分别是p5、p6、p7、p8；所述p5的源极接Vdd，所述p5的漏级与p6的源极相连，组成串联的传输门结构；所述p6的漏级与p7的源极相连，作为同或门的输出z2；所述p7的漏级与p8的源极相连，组成串联的传输门结构；所述p8的漏级连接到Vdd。
[0016]作为本专利技术的进一步改进：所述p5的栅极连接第一阈值增强型反相器的输出c#，所述p6的栅极连接第二阈值增强型反相器的输出d#，所述p7的栅极连接输入数据d，所述p8的栅极连接输入数据c。
[0017]与现有技术相比，本专利技术的优点就在于：
[0018]1、本专利技术的抗核辐射逻辑运算结构，结构简洁，器件尺寸易于设计，尤其是在核辐射环境下，具有较强的抗核辐射能力。
[0019]2、本专利技术的抗核辐射逻辑运算结构，其中异或门同或门逻辑采用串联传输门结构加固设计，且反相器采用阈值增强型反相器结构加固设计，最终真正实现了抗核辐射。
附图说明
[0020]图1是本专利技术在具体应用实例中异或门结构的结构原理示意图。
[0021]图2是本专利技术在具体应用实例中同或门结构的结构原理示意图。
[0022]图3是本专利技术在具体应用实例中异或门结构的逻辑原理框图。
[0023]图4是本专利技术在具体应用实例中同或门结构的逻辑原理框图。
[0024]图例说明：
[0025]1、第一阈值增强型反相器；2、第二阈值增强型反相器；3、异或门本体；4、同或门本体；5、第一pmos传输门；6、第一nmos传输门；7、第二pmos传输门；8、第二nmos传输门。
具体实施方式
[0026]以下将结合说明书附图和具体实施例对本专利技术做进一步详细说明。
[0027]在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0028]在本申请中，除非另有明确的规定和限定，术语“装配”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
[0029]如图1
‑
图4所示，本专利技术的抗核辐射逻辑运算结构，包括第一阈值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗核辐射逻辑运算结构，其特征在于：包括第一阈值增强型反相器(1)、第二阈值增强型反相器(2)及逻辑结构本体，所述第一阈值增强型反相器(1)用来完成对输入数据的取反；所述第二阈值增强型反相器(2)用来完成对输入数据的取反；所述逻辑结构本体为异或门本体(3)、或为同或门本体(4)。2.根据权利要求1所述的抗核辐射逻辑运算结构，其特征在于：所述异或门本体(3)用来完成对输入数据a、a#，输入数据b、b#的逻辑运算，实现异或功能，所述输出a#为a的取反信号，所述输出b#为b的取反信号；所述第一阈值增强型反相器(1)用来对输入数据a的取反；所述第二阈值增强型反相器(2)用来对输入数据b的取反。3.根据权利要求2所述的抗核辐射逻辑运算结构，其特征在于：所述第一阈值增强型反相器(1)的输入端连接数据输入a，输出a#；所述第二阈值增强型反相器(2)的输入端连接数据输入b，输出b#。4.根据权利要求3所述的抗核辐射逻辑运算结构，其特征在于：所述异或门本体(3)的第一pmos传输门(5)由四个pmos管构成，分别是p1、p2、p3、p4；所述p1的源极接Vdd，所述p1的漏级与p2的源极相连，组成串联的传输门结构；所述p2的漏级与p3的源极相连，作为异或门的输出z1；所述p3的漏级与p4的源极相连，组成串联的传输门结构；所述p4的漏级连接到Vdd。5.根据权利要求4所述的抗核辐射逻辑运算结构，其特征在于：所述p1的栅极连接第一阈值增强型...

【专利技术属性】
技术研发人员：李爱夫，李柯烨，胡封林，胡少飞，
申请(专利权)人：湖南中部芯谷科技有限公司，
类型：发明
国别省市：